This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK00804B-Q1EVM:意外的逻辑转换

Guru**** 2524380 points
Other Parts Discussed in Thread: LMK00804B-Q1EVM

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/848720/lmk00804b-q1evm-unexpected-logic-transitions

器件型号:LMK00804B-Q1EVM

我有一个 LMK00804B-Q1EVM 扇出缓冲器评估板、我在输出端遇到意外的逻辑转换。 我正在应用单端3V 脉冲输入、VDD = VDDO = 3.3V。 输入脉冲在上升沿(大约为4V 至2V)上有一点振铃。我看到2V 时的逻辑低电平转换、即使数据表指定这应该在大约1.3V 时发生。 在所附图像中、扇出 IT CH1的输入(黄色)和 CH2和 CH3 (蓝色、红色)上显示了两个输出。 当我不将输入触发器放在示波器上时、情况会变得更好(第二幅图像)、但我仍然会看到其他转换。 如果对此有任何想法,将不胜感激。 谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    4V 的输入振幅将超过输入引脚的绝对最大额定值 VDD + 0.3V。 请注意在建议的运行条件下运行。

    您能否告诉我您如何配置电路板上的跳线? 您还可以发送清晰的电路板图片。

    您的电路板可能有一个 J2连接器。 如果是、请确保电路板上未安装电阻器 R30 - R39。

    我想知道这是否只是一个有缺陷的器件。 也许您可以将另一个器件返工到 EVM 上进行确认?

    此致、
    通道

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Lane、

    感谢您的回答。 对于跳线:

    -CLK_SEL = 0 (LVCMOS_CLK)

    -CLK_EN = 1

    -VDDO_SEL = 0 (VDD = VDDO)

    我将 VDD 设置为3.3V。

    我看不到任何标有 R30 - R39的电阻器。

    Tyler

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Tyler、

    感谢您提供信息。 我不知道发生这种情况的原因、尤其是在使用 LVCMOS_CLK 输入时。 我所能做的就是建议进行调试、因为这种行为是不可预料的。

    除了尝试使用另一个器件之外、您是否尝试使用差分时钟输入?

    此致、
    通道  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Lane、

    不、我没有、因为我没有差分源。

    Tyler

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Tyler、

    您可以为 CLK_P 提供单端时钟并使 CLK_N 保持悬空

    此致、
    通道

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Lane、

    这确实可以解决问题、但让我担心 LVCMOS CLK 输入不起作用。

    谢谢、

    Tyler