[参考译文] LMK03328：LMK03328可通过 PRIREF 正常解锁

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/845120/lmk03328-lmk03328-unlock-normally-with-priref

大家好、

我的客户设计了一个采用 LMK03328的时钟树 、输入时钟输入将是 PRIREF 和 SECREF、两者都具有 PLL1。

当它们在 PRIREF 上使用74.25MHz 输入时、无法生成正常时钟输出 、情况将是信号的优先级损失= 0、PLL1的锁定损失= 1。 但它在74.25MHz 的 SECREF 上正常运行。

是否有任何建议可以为我的客户融合问题。

有关配置和原理图、请参阅以下链接。  

txn.box.com/.../dckz3zkdaxehd2gqen1xt1krxhw37qgc

下面也有几个问题。

• 您能否 提供 LF CAP C2模拟接地要求或布局示例？ 它是否是信号敏感引脚？
• 客户有一个预级4：1 MUX、其电源轨为2.5V、LMK03328弱偏置 VBB 为1.8V、对直流耦合模式的任何序列要求以避免 EOS。

• 当 PLL 不能被锁定时、PLL 将进入锁存状态。 如果它们将输入时钟从主时钟更改为辅助时钟、则除了重新启动电源外、该时钟无法再工作。
  是否有任何方法可以在不重启电源的情况下复位 PLL

感谢你的帮助。