[参考译文] LMK04828：锁定输出数据流(来自 DAC38RF82EVM 的9Gsps)到外部时钟源(SMAj4)

您好、Antonio、

在我们进入配置设置之前、我有几个问题：

1. 激光脉冲频率是80.082MHz 还是80.028MHz？ 我在上面找到了这两者。 122.88MHz VCXO 无法与80.082MHz (N 分频器过大)配合使用、我之前看过一些有关80.028MHz 激光的文献、因此我假设80.028MHz 是正确的。
2. 我是否正确地理解了您正在以与脉冲激光器相同的频率合成 DAC 的时钟、因此您的理论是、激光时钟应具有与 DAC 相同频率合成输出的恒定相位差？ 假设您的 DAC 模式扩展了(DAC 样本/秒)/GCD (激光时钟、DAC 数据时钟)条目、我同意激光脉冲对 DAC 信号具有恒定的相位偏移。  

此外、在您发送的配置中、我会观察到以下情况：

• FB_MUX 被启用并设置为使用 DCLKout6、但 DCLKout6未启用(CLKout6_7_PD=1)。 您用于零延迟的时钟必须启用才能使零延迟工作。 因此、配置未锁定到 CLKin1。 我在该设计中看到的唯一有效输出是 DCLKout0和 DCLKout2。 (设置了 SDCLKout1_PD 和 SDCLKout3_PD、因此两者都不发送 SYSREF。 此外、SYSREF 分频对应于20/3的数据时钟速率、该值是否适合您的应用？ 只需再次检查。)
• 此外、对于嵌套零延迟、输出必须用作 PLL1的反馈。 这需要 PLL1_NCLK_MUX = 1、但在您的配置中、我看到它被设置为0 (从 OSCin 信号提取反馈)。
• CLKin1_OUT_MUX 未设置为驱动 PLL1。 它似乎被设置为向 VCO_MUX 提供外部 VCO 信号。
• PLL1_LD 和 PLL2_LD 指示灯似乎都设置为 PLL2 LD。 因此、即使 PLL1未锁定、两个灯都将变为绿色是有道理的：如果 VCXO 频率处于活动状态且接近正确、则无论 PLL1的设置如何、PLL2都应能够锁定到 VCXO 输出。

我建议对配置文件进行以下修改(假设80.028MHz CLKin1输入)：

• 0x13F 0x09 (将 PLL1_NCLK_MUX 设置为 FB_MUX 源、DCLKout6)
• 0x147 0x1A (将 PLL1输入设置为 CLKin1)
• 0x155 0x00
• 0x156 0xF7 (将 PLL1 CLKin1 R 分频器设置为247)
• 0x159 0x1E
• 0x15A 0x00 (将 PLL1 N 分频器设置为7680)
• 0x11E 0xF1 (启用 CLKout6_7、断电数字延迟块(因为不需要)、将 OUT6置于旁路模式)
• 0x11F 0x00 (将 DCLKout6的输出缓冲器设置为断电、因为0延迟抽头位于缓冲器之前、不需要缓冲输出格式；请参阅 LMK04828数据表中的图12)

此致、

尊敬的 Derek：

首先、非常感谢您的帮助。 回答您的问题：

1) 1)激光以80.0823 MHz 的频率脉冲、标准偏差为99.50 KHz (这确实是我馈入 clkin1的频率)。

2) 2)这正是我的意思。

附件中的.cfg 文件只是为了从 DAC 中生成8.84735Gsps 信号。 由于我是通过 GUI 进行的、因此.cfg 中未设置激光锁定。 很抱歉。

无论如何、我都通过 GUI 转换了您的所有参数

• 0x13F 0x09 (将 PLL1_NCLK_MUX 设置为 FB_MUX 源、DCLKout6)
• 0x147 0x1A (将 PLL1输入设置为 CLKin1)
• 0x155 0x00
• 0x156 0xF7 (将 PLL1 CLKin1 R 分频器设置为247)
• 0x159 0x1E
• 0x15A 0x00 (将 PLL1 N 分频器设置为7680)
• 0x11E 0xF1 (启用 CLKout6_7、断电数字延迟块(因为不需要)、将 OUT6置于旁路模式)
• 0x11F 0x00 (将 DCLKout6的输出缓冲器设置为断电、因为0延迟抽头位于缓冲器之前、不需要缓冲输出格式；请参阅 LMK04828数据表中的图12)

遗憾的是、我无法将 PLL1 N 分频器设置为7680 (GUI 上允许的最大值为4095)。 对于该产品、这是软件问题还是 N 分频器无法设置为如此高？  因此，我尝试了与2488.32和80.0823非常匹配的数字，即 N-divider = 1337和 R-divider = 43，即使 80.0283*1337/43 = 2488.32179302，这并不是精确的值。 您可以检查附加的照片。

您提出了什么解决方案？

再次感谢

Antonio

尊敬的 Derek：

我刚刚创建了一个新的.cfg 文件、并使用新设置将其加载。 现在、我可以看到 N 分频器设置为7680。 然而、我仍然无法看到 pll1绿色 LED 亮起。 我想知道 N 分频器=7680实际上是设置还是 GUI 刚刚显示它。 您能否检查此.cfg 是否正确？  e2e.ti.com/.../lock9gsps.cfg

此外、我使用与时钟输出6相同的设置启用了时钟输出4 (DCKL 类型= LVDS)、并且我看到此和与 LMK 同步之间的相位对齐(即 SMAj24和 SMAj8)、我希望这是正确的。

2488.32Mhz 处的反馈时钟似乎无法锁定到我的激光时钟源。 我是否应使用 PLL1相位检测器设置、R 延迟或 N 延迟进行相位调整？

谢谢

Antonio

尊敬的 Derek：

这是我在使用相位检测器设置和保持模式后最后一次尝试配置文件。

e2e.ti.com/.../locking_5F00_to_5F00_laser_5F00_attempt.cfg

遗憾的是、尽管我仍然看到 DAC 锁定 LED 亮起、PLL1和 PLL2 LED 也亮起(但 PLL1 LED 灯相当暗)、但我看不到任何改进。 因此、我一直在使用保持设置、因为 LMK 始终无法找到锁定条件。 无论如何、为了检查锁定是否至少部分正常工作、我使用 DAC 生成了一个脉冲、以研究激光时钟与 SMAj4 (粉色轨迹)之间的时间直方图相关性以及 DAC 生成的脉冲(蓝色轨迹)、如下图所示。

如您所见、直方图完全平坦、这意味着两条布线根本不相关、一个信号与另一条信号在随机时间出现。

我想知道还有什么问题。 您可以向我提供一个良好的配置文件、并为我的错误提供解释吗？

此致

提前感谢您的重要回复

Antonio

尊敬的 Derek、您能查看我在上 一周写的以下评论吗？ 您能给我更多的见解吗？

谢谢

Antonio