请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：SN65LVEP11 主题中讨论的其他器件： ADC12DJ3200、 LMK04828、 DAC38J84
您好！
我们计划使用 SN65LVEP11将 LVDS 信号从 FPGA 转换为 LVPECL、以连接到 ADC12DJ3200时间戳引脚。
ADC12DJ3200的时间戳引脚也可用作 ADC 的 JESD204b 同步、由于这是一个低占空比信号、因此建议将 LVPECL 信号与 ADC12J3200的时间戳引脚进行直流耦合。
现在、LVPECL 标准将2V 指定为共模电压。
但 ADC12DJ3200时间戳引脚仅支持0.5V 最大共模电压。
因此、SN65LVEP11的输出端需要一些额外的电阻分压器或其他电路、以将共模从2V 降低到0.5V、但同时摆幅应超过 ADC12DJ3200时间戳引脚所需的0.4vpp。
我已经用 SN65LVEP11尝试了下面的电路、在这个电路中、LMK04828 LCPECL 输出共模被使用分压电阻器连接到 DAC38J84的 sysref 引脚来减少、DAC38J84的共模电压也支持0.5V。
但在我的示例中、共模电压大约为0.9V。
好的、大家可以建议使用一个电路将 SN65LVEP11 LVPECL 输出与 ADC12DJ3200的时间戳引脚进行直流耦合、共模电压为0.5V、摆幅足够。
我们将非常感谢尽早作出反应。
谢谢、
Lalit
