• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 259 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04832：来自 LMK04832的135MHz 和67.5Mhz

admin
Guru**** 2546490 points
Other Parts Discussed in Thread: LMK04832

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/859108/lmk04832-135mhz-and-67-5mhz-from-lmk04832

器件型号：LMK04832

尊敬的 TI：

在我们的一个应用中、我们希望从 LMK04832的 DEVCLK 输出生成135MHz 和67.5Mhz。

一个100MHz 源被连接至 PLL1 clk 输入、而100MHz VCXO 被连接至 OSCin 引脚。

我们无法在 TICS PRO 中生成这两个频率。

你们能不能在 TICS PRO 中生成这些频率并在此处分享 TICS PRO 的屏幕截图。

谢谢、

Lalit

  • 0
    TI__Guru**** 2546490 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Lalit、

    一旦 VCO 被设定为正确的频率并且分频器和输出被启用、生成这些频率应该没有问题。

     基于您的100MHz VCXO 和135MHz 输出、这并不是很友好、因为很少有同时为100MHz 和135MHz 的倍数的 VCO 频率、这需要 PLL2 20MHz 的低相位检测器频率。 。  也许可以考虑使用其他 VCXO 频率、例如120MHz、以使 PLL2保持更高的 PD 频率？

    请查看 LMK04832 EVM 的用户指南、其中提供了一些有关如何配置各种设置的帮助提示。

    此致。