请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：CDCM7005-SP 主题中讨论的其他器件：CDCM7005
我们在设备中实施了 CDCM7005、以生成干净的时钟。 它与外部50MHz 参考时钟同步、并生成一个特别干净的100MHz。 客户告知我们、在最坏情况下、外部时钟的占空比可能为30/70%。 我的问题如下： 知道该信号在进入相位比较器之前由 PLL 控制器分频、还是必须添加外部分频/2级才能为 PLL 控制器提供符合规格的同步时钟、仍然可以使用此时钟操作 CDCM7005。
提前感谢您的回答。
此致
Christophe
