[参考译文] LMK04826：器件之间是否存在内部相位差规格？

你(们)好

哦、是的、昨天我也换了一个全新的 ocxo、没有改变。  但是、正如您所建议的、我可能必须尝试使用其中一个工作板中的一个、以查看是否有任何变化。  但是如果不这样做、我就不知道下一步要做什么、除了改变 LMK。

现在、我们将电荷泵电流使用1550uA、因此我们不能再增大。  我们也使用最高的 PFD 频率。   

谢谢  

Layne

e2e.ti.com/.../LMK04826B-PLL1-LOCKING-PROBLEM.pdfHi、Timothy、

我们的 PD 频率为1.536MHz。

我们发现了一个非常奇怪的问题。

假设我有一个生成基准时钟的主卡和一个接收基准时钟的从卡。 主卡的参考时钟馈入从卡的 LMK PLL1的 CLKIN0差分引脚。

当 PLL1锁定时、我们将监控振荡器示波器上的从卡 PLL1 R 和 N 分频器输出。 通过保持相同的从卡、但交换不同的主卡、我们可以在从卡 PLL1上获得 R 分频器和 N 分频器输出之间的不同关系、该分频器将在本次 POST 期间连接。

这是非常异常的、因为锁相环的整个目的是使 R 分频器和 N 分频器的相位关系保持恒定。

我知道、如果 PLL1上有一个泄漏环路滤波电容器或 VCO 泄漏、相位可能不会在 R 和 N 分频器输出之间完全对齐、但如果我将从卡保持在相同的。Ω、相位偏移应该恒定

顺便说一下、我们将馈入98.304Mhz 的参考时钟、它是脉宽调制的参考时钟。 该模式为三个高电平、一个低电平、然后是一个高电平、三个低电平、但上升沿速率恒定为98.304Mhz。 R 和 N 分频器均为64、对应于1.536MHz 的 PD 频率。  

随附的 pdf 文件中提供了我们实验的图片。

非常感谢您的帮助、我们在这方面已经停留了几天、没有任何想法可以尝试。