[参考译文] LMK04826：PLL1

admin

Guru**** 2554030 points

Other Parts Discussed in Thread: LMK04826

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：LMK04826

大家好、

我使用 PLL1 LMK04826B 的 CLKIN0作为基准输入、使用 OSCin 作为外部 VCO 反馈输入。

我们的 PD 频率为1.536MHz。

我们发现了一个非常奇怪的问题。

假设我有一个生成基准时钟的主卡和一个接收基准时钟的从卡。主卡的参考时钟馈入从卡的 LMK PLL1的 CLKIN0差分引脚。

当 PLL1锁定时、我们将监控振荡器示波器上的从卡 PLL1 R 和 N 分频器输出。通过保持相同的从卡、但交换不同的主卡、我们可以在从卡 PLL1上获得 R 分频器和 N 分频器输出之间的不同关系、该分频器将在本次 POST 期间连接。

这是非常异常的、因为锁相环的整个目的是使 R 分频器和 N 分频器的相位关系保持恒定。

我知道、如果 PLL1上有一个泄漏环路滤波电容器或 VCO 泄漏、相位可能不会在 R 和 N 分频器输出之间完全对齐、但如果我将从卡保持在相同的。Ω、相位偏移应该恒定

顺便说一下、我们将馈入98.304Mhz 的参考时钟、它是脉宽调制的参考时钟。该模式为三个高电平、一个低电平、然后是一个高电平、三个低电平、但上升沿速率恒定为98.304Mhz。 R 和 N 分频器均为64、对应于1.536MHz 的 PD 频率。

随附的 pdf 文件中提供了我们实验的图片。

非常感谢您的帮助、我们在这方面已经停留了几天、没有任何想法可以尝试。

0 admin 6 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Jakahi、

您提到三个不同的主器件会在从器件中产生不同的相位偏移。主器件是否锁定到完全相同的频率？我可以想到的一件事是、如果从器件 LMK04826上 VCXO 的 Vtune 发生变化、电荷泵输出的动态可能会与流入 VCXO 的泄漏电流非常小。

-对于 CP、电荷泵电流可能略有变化、如数据表的第8.1节所示。

-对于泄漏、随着 Vtune 电压升高、流入 VCXO 的泄漏电流会增加。请注意、对于 Vtune 0.5V 至 Vcc - 0.5V、PLL1 CP 的泄漏最大值为5nA、这非常低。

对于其中的每种情况、PLL1 VTune 电压是否不同？ 现在、如果主器件都具有相同的频率源(0ppm 误差)。然后、从站的所有 VCXO 都应具有相同的 Vtune 电压、上面的内容并未解释、但我不清楚是否存在这种情况。

通过在 Vtune 输入之前放置一个单位增益运算放大器、可以最大程度地减小/消除基于 VCXO 泄漏的相位变化。我不知道这是否是你可以尝试的东西。 VCXO 的输入阻抗是多少？ 100k 欧姆范围还是1兆欧姆类型范围？

我不希望您的占空比调制时钟出现问题。如果上升沿处于98.304MHz 的周期、则可以正常工作。

[引用 USER="Layne Jakahi"]这是非常异常的，因为锁相环的整个目的是使 R 分频器和 N 分频器的相位关系保持恒定。

它使相位关系保持恒定、但在您的三种情况下是不同的、在所有情况下、频率误差都为0。当 PLL 使相位恒定时、d (phase)/dt = 0、因此频率误差为0。

73、
Timothy

时钟和时序（参考译文帖）(Read Only)