时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

状态 Resolved
已锁定已锁定
回复 1 回复
订户 0 订户
视图 365 视图
用户 0 会员在此处

选项

选项

相关

[参考译文] LMK04208：用于为 Xilinx zcu111 RFSoC 演示板计时的 LMK04208和 LMX2594配置

admin

Guru**** 2563560 points

Other Parts Discussed in Thread: LMX2594, LMK04208

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/780026/lmk04208-lmk04208-and-lmx2594-configuration-for-clocking-the-xilinx-zcu111-rfsoc-demo-board

器件型号：LMK04208
Thread 中讨论的其他器件：LMX2594、

我正在使用 Xilinx zcu111 RFSoC 演示板、该演示板使用 LMK04208和 LMX2594进行射频时钟。我需要帮助以生成以下配置的寄存器文件：

部件	器件引脚	引脚名称	信号名称	频率 MHz
LMK04208输入	U90-36.	OSC_IN_P	OSCIN_4208_CMOS	122.880
LMK04208输出	U90-4.	CLK_OUT0_P	SYSREF_FPGA_C_P	未使用
LMK04208输出	U90-13.	CLK_OUT1_P	SYSREF_RFSOC_P	250.000
LMK04208输出	U90-22.	CLK_OUT2_P	FPGA_REFCLK_OUT_C_P	未使用
LMK04208输出	U90-48	CLK_OUT3_P	LMX2594A/C_SYNC	122.880
LMK04208输出	U90-53.	CLK_OUT4_P	REFIN_2594A/C_P	122.880
LMK04208输出	U90-58	CLK_OUT5_P	CLK_4208_OUT5	10,000
LMX2594RHAT 输入	U102-8.	OSCIN_P	REFIN_2594A_C_P	122.880
LMX2594RHAT 输出	U102-23.	RF_OUT_P	RF1_CLKO_A_P	250.000
LMX2594RHAT 输出	U102-19.	RF_OUTB_P	RF1_CLKO_B_P	250.000
LMX2594RHAT 输入	U104-8.	OSCIN_P	REFIN_2594C_P_P	122.880
LMX2594RHAT 输出	U104-23.	RF_OUT_P	RF3_CLKO_A_P	250.000

这是我第一次使用这些类型的器件。我尝试为 LMK04208使用 WebBench 工具、但无法找到可行的配置、我认为问题出在250MHz CLK_OUT1_P

如果此输出无法在250MHz 下工作，则有两个选项：

1。此逻辑的 IP 发生器具有许多参考时钟选项、请参阅下面的示例。该相同的基准也用于 DAC。对于参考时钟、还有许多其他选项未显示在下图中。

2. 2. Xilinx 的 TRD 示例参考设计此板的 ADC 时钟频率为4.096GHz、使用了245.760MHz 的参考时钟。我能够获得 WebBench 工具来找到解决方案。如果这样做更容易、我们可以将 ADC 和 DAC 的时钟频率设置为该频率。

我下载了 TICS Pro 1.6.8.0版、似乎使用该程序有一个很大的学习曲线。

我不理解为这些部件生成寄存器文件的流程。 Xilinx 的 TRD 具有一个用于将寄存器文件加载到 LMK04208和 LMX2594器件中的程序。

Xilinx zcu111的参考资料位于此处：

https://www.xilinx.com/products/boards-and-kits/zcu111.html

原理图： https://www.xilinx.com/member/forms/download/design-license.html?cid=9da5f26d-5d84-4a20-89d8-dc7437705c65&filename=zcu111-schematic-xtp508.zip

我正在使用 Xilinx zcu111 RFSoC 演示板、该演示板使用 LMK04208和 LMX2594进行射频时钟。我需要帮助以生成以下配置的寄存器文件：

部件	器件引脚	引脚名称	信号名称	频率 MHz
LMK04208输入	U90-36.	OSC_IN_P	OSCIN_4208_CMOS	122.880
LMK04208输出	U90-4.	CLK_OUT0_P	SYSREF_FPGA_C_P	未使用
LMK04208输出	U90-13.	CLK_OUT1_P	SYSREF_RFSOC_P	250.000
LMK04208输出	U90-22.	CLK_OUT2_P	FPGA_REFCLK_OUT_C_P	未使用
LMK04208输出	U90-48	CLK_OUT3_P	LMX2594A/C_SYNC	122.880
LMK04208输出	U90-53.	CLK_OUT4_P	REFIN_2594A/C_P	122.880
LMK04208输出	U90-58	CLK_OUT5_P	CLK_4208_OUT5	10,000
LMX2594RHAT 输入	U102-8.	OSCIN_P	REFIN_2594A_C_P	122.880
LMX2594RHAT 输出	U102-23.	RF_OUT_P	RF1_CLKO_A_P	250.000
LMX2594RHAT 输出	U102-19.	RF_OUTB_P	RF1_CLKO_B_P	250.000
LMX2594RHAT 输入	U104-8.	OSCIN_P	REFIN_2594C_P_P	122.880
LMX2594RHAT 输出	U104-23.	RF_OUT_P	RF3_CLKO_A_P	250.000

这是我第一次使用这些类型的器件。我尝试为 LMK04208使用 WebBench 工具、但无法找到可行的配置、我认为问题出在250MHz CLK_OUT1_P

如果此输出无法在250MHz 下工作，则有两个选项：

此逻辑的 IP 发生器具有许多参考时钟选项、请参阅下面的示例。该相同的基准也用于 DAC。对于参考时钟、还有许多其他选项未显示在下图中。

2. Xilinx 的 TRD 示例参考设计此板的 ADC 时钟频率为4.096GHz、使用了245.760MHz 的参考时钟。我能够获得 WebBench 工具来找到解决方案。如果这样做更容易、我们可以将 ADC 和 DAC 的时钟频率设置为该频率。

我下载了 TICS Pro 1.6.8.0版、似乎使用该程序有一个很大的学习曲线。

我不理解为这些部件生成寄存器文件的流程。 Xilinx 的 TRD 具有一个用于将寄存器文件加载到 LMK04208和 LMX2594器件中的程序。

Xilinx zcu111的参考资料位于此处：

https://www.xilinx.com/products/boards-and-kits/zcu111.html

原理图： https://www.xilinx.com/member/forms/download/design-license.html?cid=9da5f26d-5d84-4a20-89d8-dc7437705c65&filename=zcu111-schematic-xtp508.zip

0 admin 6 年多前

TI__Guru**** 2563560 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

e2e.ti.com/.../LMK04208-for-250-MHz.tcsHelloDavid、

我们将在 LMK04208中添加频率规划器、我认为这将使您的问题更加容易。同时、我是否了解您需要从 LMK04208获取250MHz？

您是否将 LMK04208用作具有干净基准的时钟发生器以产生250MHz 的频率？
-如果是、您的参考频率是多少？

或者、您是否将 LMK04208用作具有噪声基准的抖动清除器和用于抖动消除的 VCXO？
-如果是这样，您的基准频率和 VCXO 频率是多少？

基本上、您将设置参考频率、然后使用 R 分频器分频为相位检测器频率。然后、该频率乘以 VCO/VCXO 频率、该频率是第二个 PLL 的基准、或驱动时钟分配路径、时钟分频器将分频该分配路径以获得所需频率。

我附加了一个示例文件、将 LMK04208用作时钟发生器、具有100MHz 基准、100MHz 相位检测器频率、3000MHz VCO 频率和250MHz 输出时钟。
>请告诉我是否可以提供更多帮助。如果您需要其他差分频率的时钟或具有不同的基准频率、

73、
Timothy