Other Parts Discussed in Thread: TIDA-01021, ADC12DJ3200EVM, ADC12DJ5200RF, LMK00304, LMX2594, LMK04828
您好，
我注意 到、TIDA-01021的通道间偏斜小于50ps、 如下图所示。 但两个不同输入频率下的测量结果都<10ps。
那么、为什么您得到小于50ps 的结果？ 它是否考虑不同的下电上电周期？
提前感谢！
此致！
Jason
您好，Ajeet Pal：
很高兴在这个主题上见到您！
TIDA-01021中使用的 LMK00304的部件内偏斜典型值为30ps、最大值为50ps。 它分别将基准时钟缓冲到两个 LMX2594。 在 类别1下工作时、这种部件内偏移会导致 LMX2594中的 RFoutA 相位不匹配、对吧？ 如果是、则 仅通过 MASK_SEED 函数对齐这两个 LMX2594的 RFoutA、对吧？
当运行10GSPS 速率等高速 IQ 采集系统时、 这种偏差会带来很大的问题。
此致！
Jason
您好，Ajeet Pal：
非常感谢：)
我还有关于混种的一些问题：
问题1. 如您所知、我已使用外部同步信号 对齐这两个 LMX2594的 SYSREF 输出、如下图所示。 如果我使用混频种子来调整两个 LMX2594的 RFOUTA 输出相位中的轻微不匹配，它是否会影响 两个 LMX2594的 SYSREF 对齐过程？ 或者， 它们完全独立？
问题2， 根据下图和方程式“相移度数= 360×( MASK_SEED / PLL_DEN )×( IncludedDivide/CHDIV )"，
因此 、以度为单位的相移= 360 x (800/4000) x (4/1）= 288°@10GHz= 80ps、对吗？
问3：当 PLL_NUM 或 FRAC_NUM = 0时 、哪种混搭顺序 是合理的？ 只要满足 MIN N 分频器和 PFD_DLY_SEL、所有顺序似乎都正常。 我对该订单选择感到非常困惑
问题4 有关 MUS_SEED 的几个注意事项：
第1 项：PLL_NUM=0 是整数模式、因此"MASK_ORDER 必须大于零"意味着我无法在 TICS pro 的 MASK_ORDER 字段中选择整数模式、对吧？ 但是、如果我这么做、 它不会在 TICS pro 中出现任何黄色警告或红色错误。
2ST 项： "对于 MUS_ORDER = 1、相移仅在 MUS_SEED 是 PLL_DEN 的倍数时发生" 与"对于相位调整、必须满足条件 PLL_DEN > PLL_NUM + MUS_SEED "相矛盾吗？
提前感谢！
此致！
Jason
您好 Jason、
[引用 userid="519110" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1175134/lmx2594-why-channel-to-channel-skew-of-tida-01021-is-50ps/4425679 #4425679]Q1。 如您所知、我已使用外部同步信号 对齐这两个 LMX2594的 SYSREF 输出、如下图所示。 如果我使用混频种子来调整两个 LMX2594的 RFOUTA 输出相位中的轻微不匹配，它是否会影响 两个 LMX2594的 SYSREF 对齐过程？ 或者， 它们完全独立？[/引用]对于多器件同步、首先使用 SYNC 输入同步 LMX2594、然后执行 SYSREF 对齐、以满足设置和保持时序要求。 SYSREF 对齐将通过同步输出进行。
[引用 userid="519110" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1175134/lmx2594-why-channel-to-channel-skew-of-tida-01021-is-50ps/4425679 #4425679"]问题2， 根据下图和方程式“相移度数= 360×( MASK_SEED / PLL_DEN )×( IncludedDivide/CHDIV )"，
因此 、以度为单位的相移= 360 x (800/4000) x (4/1）= 288°@10GHz= 80ps、对吗？
[/报价]要启用混频种子、混频顺序应更高、并且相移将基于上述计算。 PLL_DEN 可以是更高的值并减小相移步长。 我更希望步长较小、并且可以多次写入以实现所需的相移。
[引用 userid="519110" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1175134/lmx2594-why-channel-to-channel-skew-of-tida-01021-is-50ps/4425679 #4425679"]Q.3、当 PLL_NUM 或 FRAC_NUM = 0时 、哪个混频顺序 是合理的？ 只要满足 MIN N 分频器和 PFD_DLY_SEL、所有顺序似乎都正常。 我非常困惑订单选择[/报价]如上所述、混泥顺序应合理(更高)、并应满足混泥顺序的考虑。
[引用 userid="519110" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1175134/lmx2594-why-channel-to-channel-skew-of-tida-01021-is-50ps/4425679 #4425679"]第1 项：PLL_NUM=0 是整数模式、因此"MASK_ORDER 必须大于零"意味着我无法在 TICS pro 的 MASK_ORDER 字段中选择整数模式、对吧？ 但是、如果我这么做、 它不会在 TICS pro 中出现任何黄色警告或红色错误。
2ST 项： "对于 MUS_ORDER = 1、相移仅在 MUS_SEED 是 PLL_DEN 的倍数时发生" 与"对于相位调整、必须满足条件 PLL_DEN > PLL_NUM + MUS_SEED "相矛盾吗？
[/报价]可以根据表2选择混搭值。 其中 PFD_DLY_SEL 和最小 N 值发生更改。 对于相同的 PLL_N (32)值、混搭-2也有效、且 PFD_DLY_SEL - 2。
谢谢！
此致、
Ajeet Pal
您好，Ajeet Pal：
非常感谢！
关于 Q1在上述帖子中、我只想知道 在 两个 LMX2594之间对齐4.8828125MHz SYSREF (RFOUTB)的外部 SYNC 信号是否会与使用 混频种子来调整 两个 LMX2594之间10GHz OUT (RFOUTA)相位的轻微不匹配相冲突？ 也许 需要 序列来确保它们能够独立工作、例如 首先将 SYSREF 与 SYNC 输入对齐、然后将 RFOUTA 与 MASK_SEED 函数对齐？
关于 Q2、在方程式"以度为单位的相移= 360×(MASK_SEED / PLL_DEN)×(IncludedDive/CHDIV)"中、IncludedDivider = 4和 CHDIV=1是否符合下图？ 好的、我将增加 PLL_DEN 并 多次写入、以实现所需的相移
此致！
Jason
您好，Ajeet Pal：
非常感谢！
我读了《多时钟同步》您建议的，并有另一个问题。 我注意到第5节中的重新时钟 SYSREF 功能已吹出所示的蓝色标记
当我以0延迟 SYSRF 模式运行时， 是否可以 使用随机内部同步切换来重置 LMK04828 SYSREF 分频器？ 是否可以在下图中找到红色标记路径，而不是蓝色标记路径？
提前感谢！
此致！
Jason
