请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LMX2541 主题中讨论的其他器件： LMX2592
您好、E2E 专家、
你好。
我们在 同一根 MICROWIRE 总线上使用两个 PLL LMX2541SQ3740E、并在"全芯片模式"下使用芯片。
编程只完成一次。
在第37页上、写入了以下信息：
•编程完成后、CLK、DATA 和 LE 信号应返回到低电平状态。
•当在带有集成 VCO 的全芯片模式下使用此部件时、LE 应该保持高电平不超过1us
R0寄存器编程后。 否则可能会干扰数字 VCO 校准。
现在提出了一个问题、即如果我们按顺序对 PLL1和 PLL2进行编程、如何正确使用 CLK、Data 和 Lacth enable 信号。
现在提出了一个问题、即如果我们按顺序对 PLL1和 PLL2进行编程、如何正确使用 CLK、Data 和 Lacth enable 信号。
如果我们开始对第二个 PLL2进行编程、则保持 LE1为低电平是否正常？或者、在使用 LE2对第二个芯片进行编程期间、最好将 LE1拉为高电平吗？ 我们认为、将 LE1设为高电平将避免将新数据计时到 PLL1中。
提前感谢您的支持。
此致、
CSC
