This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2595:谐波、次谐波和 Intermod

Guru**** 2589265 points
Other Parts Discussed in Thread: LMX2595, PLLATINUMSIM-SW, LMX2595EVM, LMX2594

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/758707/lmx2595-harmonic-sub-harmonics-and-intermod

器件型号:LMX2595
主题中讨论的其他器件: PLLATINUMSIM-SWLMX2594

尊敬的 TI 团队:

我们正在开发射频单元、该单元必须从10MHz 参考信号生成0.5至18GHz 频率。 我们需要实现-20dBc 谐波抑制和-50dBc 杂散抑制。

对于此要求、我们计划使用 LMX2595 PLO。 我们使用以下设置评估了 LMX2595评估板。

所有读数都是在端口 A 上读取的、其中倍频器=1、PFD =参考=100Mhz、功率=20、 电荷泵=15mA。  

我们观察到的是,对于6GHz 以上的频率,我们在-40dBc 的功率水平下观察次谐波。

在7GHz 后、我们观察到-20dBc 功率水平下的次谐波和-30dBc 功率水平下的次谐波+基本信号分量。 即、如果我们从 PLL 生成10GHz、我们将在5GHz 时观察-20dBc 信号、在15GHz 时观察-30dBc 信号。  

随着频率增加到15GHz 以上、我们将观察次谐波、次谐波的次谐波和  次谐波的基波+/-次谐波。 即、如果我们要生成16GHz、我们将观察到16GHz 在-5dBm 功率水平下、8GHz 在-14dBm 功率水平下、4GHz 在-37dBm 功率水平下、12GHz 在-51dBm 功率水平下。

无论如何、我们可以抑制 PLO 产生的这种次谐波和谐波分量吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Pradeep、

    以下几点:

    当 频率低于15GHz 时、不应使用倍频器、因此不应存在次谐波。  如果您看到这种情况、则如果输出频率不同、则可能会发生串扰。  例如、如果 outa=15GHz、OUTb=6GHz、则可以看到 outa 上的6GHz、这是 OUTB 的真正串扰。   即使您关闭 OUTB 电源、您也会得到该串扰。  要解决此问题、请设置 outa_MUX=outTB_MUX。

    2. 在15GHz 以上,倍频器有一些“魔法”设置。

    •将 R25从0x190624更改为0x190C2B
    我想使用这些新设置修改数据表、但我们需要通过一些鉴定来运行数据表、但它有助于实现1/2谐波和输出功率。

    此致、

    Dean

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Dean:

    感谢您的回复。 它对我们有很大帮助。

    我们还有一个要求、即实现200us 频率开关。

    输出频率可介于500-18000MHz 之间。

    您能否为我们提供指导、为了实现这种开关速度、需要遵循哪些设计限制??

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    它每200us 需要一次频率开关吗?
    我们应该考虑寄存器运行时间(与需要更改的寄存器数量相关)、VCO 校准时间(与校准模式相关)和 PLL 锁定时间(与环路带宽相关)。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Shawn Han、

    我们并不是每200us 开关频率一次。 如果频率发生任何变化、锁定时间必须在200us 以内。
    假设、如果我们使用200kHz 环路滤波器将频率从1GHz 更改为16GHz、则需要进行哪些设置才能实现小于200us 的锁定时间。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Pradeep、

    让我们假设您的编程速度是瞬时的。 因此、VCO 必须切换的最大频率为7500至15000 MHz。

    如果您将输入频率设置为100MHz 并使用200MHz 相位检测器频率、则 PLLatinum Sim (ti.com/tool/PLLATINUMSIM-SW)预测 VCO 校准时间为40us、模拟锁定时间为额外15us、持续时间约为55us。 因此、200 us 似乎非常可行。

    此致、
    Dean
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 TI 团队:

    感谢您的回复、

    我们购买了 LMX2595EVM 并针对次谐波进行了测试,如果 我们保持 outa_MUX=outTB_MUX,则频率低于15GHz 时没有次谐波。  这对我们很好

    但对于15GHz 以上的频率、即使在将 R25从0x190624更改为0x190C2B 次谐波后、也没有显著改善。 只有3dB 的改进。 因此、神奇的设置并没有真正的帮助。

    但是、当我们将 OUTB_MUX 保持为 sysref 时、我们观察到次谐波提高了-10dBm。 这对于我们的设计来说应该足够好。

    正如我先前所知、我们必须从10MHz 基准生成0.5GHz 至18GHz 的频率。 我们使用 CPUROBS5-0010基准 osc 作为输入基准、它具有很好的相位噪声。

    我们观察到、在18GHz 时、相位噪声仅为-83dbc/Hz @ 100KHz。 但实际上、在100KHz 偏移时、我们需要-100dBc/Hz 的相位噪声。  

    我已附上.TCS 文件供您参考。

    请告诉我  、使用10MHz 基准振荡器是否可以在18GHz 时获得-100dBc/Hz @ 100KHz 相位噪声?

    如果是、请告诉我 settingse2e.ti.com/.../test-file-for-15Ghz-and-above.7z

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    根据仿真、具有7x 倍频器的10MHz 基准、最大 PDF 为70MHz、LMX2595在18GHz 时实现-100dBc/Hz @ 100KHz 相位噪声是不够的。 20MHz 基准可以实现它,但没有裕度。 建议为10MHz 源使用外部4倍或更高倍频器。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    模拟工具:www.ti.com/.../pllatinumsim-sw
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    由于我们无法更改基准频率、TI 是否有任何其他解决方案可在18GHz 时实现-100dBc/Hz @ 100KHz 相位噪声。
    任何 LMK 系列抖动清除器是否会对我们有所帮助?
    我们能否使用任何 LMK 系列抖动清除器从10MHz 基准生成200MHz 的频率。 那么、我们可以使用200MHz 作为 LMX2595的参考吗?
    这是否有助于我们在18GHz 时实现-100dBc/Hz @ 100KHz 相位噪声?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Pradeep、

    通过使用具有无限环路带宽的理想10MHz 输入基准、LMX2594理论上在18GHz 的100kHz 下可实现-102dBc/Hz 的频率。
    使用0Hz 环路带宽(仅限 VCO)时、预计18GHz 时的带宽约为-99dBc/Hz。

    因此、一种方法是尝试仅通过 VCO 实现此目的、然后输入参考无关紧要。 您可能会偏离1或2 dB、但这不取决于输入基准。

    或者、另一种方法是使用200MHz 输入基准。 如果它非常干净、那么您还可以在100kHz 时实现大约-102.4dBc/Hz。

    关键是该输入基准必须干净。 如果您使用任何 PLL 锁定200MHz 输入基准并直接使用它、这应该非常接近。 只使用一个具有窄环路带宽(PLL1)的 PLL 级即可实现。

    此致、
    Dean