[参考译文] LMK04610：关于时钟锁定检测

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/758871/lmk04610-about-the-clock-lock-detect

器件型号：LMK04610

您好！

我最好的朋友，在数据表第112页，最短锁定时间的含义是什么？根据 froum、当我选择最大 PLL1_DLD_CNT (__LW_AT__0xffffffff）时、时钟锁定速度比最小 PLL1_DLD_CNT (__LW_AT__0xFFFF）在频谱分析，中非常快、并且 PLL1_WND_SIZE 设置为63ns，、因此结果是从 froum 扩散、因为我认为 PLL1_DLNT_SIZE 值可能会更长你帮我做详细的解释、谢谢！

6 年多前

0 admin 6 年多前

TI__Guru**** 2522770 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

我认为这是一个考虑模拟锁定的愚蠢的超时计数。对于这个示例、如果 FPD = 40MHz 并且 PLL_DLD_CNT=10000、它显示250us。这假设环路带宽无限。我们的想法是 PLL 立即锁定、但延迟为250us。但是、如果您具有1Hz 环路带宽、PLL 首先必须锁定、然后再增加250us。我认为这样做的目的是避免锁定检测信号抖动。如果您考虑它、当 PLL 锁定时、频率将过冲、然后围绕目标值振铃、因此您不想在锁定稳定之前声明锁定。

此致、

Dean

0 admin 6 年多前

TI__Guru**** 2522770 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Dean Banerjee

感谢您的回答，我已经了解了锁定检测功能，但我不理解为什么 PLL_DLD_CNT 会影响时钟锁定的速度，正如您所说的那样，更大的是 PLL_DLD_CNT ，模拟锁定越长，这是因为当我将 PLL_DLD_CNT 设置为最大时钟(0xffffffff)时会出现额外的 tme、Burt 比 MIN (0xFFFF)，快得多、这与理论相反。

0 admin 6 年多前

TI__Guru**** 2522770 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

当频率处于锁定状态时、围绕目标值振铃可能会使用一次 PLL_DLD_CNT (0xFFFF)、但可以多次使用 PLL_DLD_CNT (0xFFFF)并在"锁定-锁定-解锁-保持-退出保持-锁定"循环中聊天。
在这种情况下、请通过状态引脚 tunePLL_DLD_CNT 值监控锁定状态和保持状态、以查找合适的值。
目标从锁定状态变为锁定状态、不存在保持状态。

此致、
肖恩

0 admin 6 年多前

TI__Guru**** 2522770 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Shawn

感谢您的回答，这意味着 Digtal Lock Decet Frequency Accuracuy 与时钟锁定时间没有直接关系？因为我认为频率 Accuracuy 决定时钟锁定而不是时钟锁定。

0 admin 6 年多前

TI__Guru**** 2522770 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

当发生解锁/保持时、它不是一个比例函数、尤其是当基准噪声很大或不稳定时。

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMK04610：关于时钟锁定检测