主题中讨论的其他器件:ADS54J60EVM、
您好、TI 专家、
我有一个问题在这个主题中尝试解决:
...事实证明、问题在于、在 TI 的评估板上、当 ADLY 设置为950ps 且当"ADLY 输入"设置为"Divider"时、ADC 采样时钟消失。 但是、当我们将"ADLY 输入"设置为"Divider + DCC"时、ADLY 不会影响输出信号
数据表在"DCLKoutX_ADLY_MUX"上不是很明确。 第57页上的内容是:"这个寄存器为器件时钟的模拟延迟选择输入。 当 DCLKoutX_MUX = 3时使用。' 另一方面、在图的第35页上、DCC 看起来像是在 ADLY 级之后。
现在、我的问题是:当仅更改 ADLY 时、为什么该位会影响输出信号?
此致
Goran
