请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:CDCM7005 主题中讨论的其他器件:ADC16DV160、
你(们)好
我想通过 FMC 连接器将 DAC (DAC5682)和 ADC (ADC16DV160)连接到 FPGA 板(NEXYS 视频)。 我的引脚数量非常有限、因此我决定使用 CDCM7005从1个信号中生成各种时钟信号。 我已经浏览过数据表、但我不确定的是什么。
我想 使用 CDCM7005生成320MHz 和160MHz 时钟信号。
一种选择是从 FPGA 以320MHz 的频率发送1个时钟信号。
另一种选择是从 VCXO 生成320MHz 时钟信号。
在这两种情况下、我还会生成时钟信号、以返回 FPGA、与 DAC 和 ADC 同步。
如果未设置频率、我可能希望采样速度更慢。
我的问题涉及参考时钟(PRI_REF、SEC_REF)
如果看数据表10.1.1中的示例、可以看到参考时钟似乎比输入时钟小128倍、这是通用因素还是3.84MHz 的值是如何确定的?
另一个问题是基准时钟是否使用。
如果我使用 PLL 模式、是否只需要参考时钟? 如果从 VCXO 生成320MHz 时钟、我是否需要它?或者我是否通常需要它?
此致
Michelle