• 状态 Resolved
  • 已锁定 已锁定
  • 回复 8 回复
  • 订户 0 订户
  • 视图 418 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2594：LMX2594

admin
Guru**** 2553450 points
Other Parts Discussed in Thread: LMX2594

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/752638/lmx2594-lmx2594

器件型号：LMX2594

您好！

    当我让 LMX2594在 启用相位同步的整数 N 模式下工作时、我发现 PFD 杂散大约为-46dBc，且   禁用相位同步的整数 N 模式、PFD 杂散大约为-76dBc。OSCIN 频率为100MHz，PFD 在 启用相位同步的情况下为50MHz。

  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！

    PFD 杂散电平的变化可能是由于 PFD 频率在检查同步模式后发生变化。 您能否尝试先设置较低的 PFD 频率、以便在启用 SYNC 引脚后不会改变该频率？

    此外、如果可能、请尝试不要使用输出分频器、即使输出频率大于7500MHz。 这样、"flex_IncludedDivide"将在同步模式被检查后保持为1。

    您的振荡器频率和输出频率是多少？ 与默认设置相比、您是否进行了任何修改？ 如果提供了更多详细信息、我可以尝试重现您的问题。

    此致、
    Hao
  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！
    在启用相位同步和禁用相位同步的两种情况下、SFDR 分别为-46dBc 和-76dBc。
    OSCin 为100MHz，输出为4000MHz，PFD=50MHz、同时启用相位同步，且 PFD=100MHz、而未启用相位同步。
  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好 Xianandao、

    请给我一些时间进行测量。 我可能会在几个小时后回到您的页面。

    此致、
    Hao
  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    西安多、

    将 VCO_PHASE_SYNC 设置为1后、我看不到-46dBc 杂散。 您能否向我发送您的 Ticspro 配置文件(文件->保存)和测量快照？

    同时、您可以通过使用另一个 OSCin 源来检查您是否具有干净的基准。

    此致、
    Hao
  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../lmx2594_5F00_cfg.rar

    您好！

      请参阅配置文件的附件。现在测量此时钟并不方便。。。。但 它看起来像 以下 RESULT

  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Xianandao、

    我同意存在高杂散(但在我的测量中不会高达-46dBc。 我看到4GHz 输出接近-56dBc)。 原因是 EVM 板上的环路滤波器非常宽、因为它是为在整数模式下实现最佳抖动性能而设计的。 因此、它在频带外没有那么好的杂散抑制。 为了更好地抑制杂散、需要更窄的环路带宽。 由于环路滤波器的滚降斜率约为每十倍频-40dB、因此如果环路带宽减半、PFD 杂散可降低12dB。 如果减小相位裕度、则可以进一步提高滚降率。 请参阅以下文件、了解宽环路带宽板(默认版本)与具有较窄环路带宽的板的测量结果。 要测试减小环路带宽对杂散抑制的影响、只需通过减小电荷泵电流来缩小环路带宽。 但最终、应重新设计环路滤波器。 请了解、不同的用例需要不同的环路滤波器设计以实现最佳性能。 要设计环路滤波器、请使用我们的免费仿真工具 Platinumsim http://www.ti.com/tool/PLLATINUMSIM-SW。  

    e2e.ti.com/.../Ticspro-setup.pptx

  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

      感谢您的详细答复。根据所附 PPT 中的第四张幻灯片、窄带宽板的相位裕度似乎不够。

  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    西安多、

    是的、您是对的、我用于该测量的电路板具有很小的相位裕度。 因此、该板已配置用于其他用途、其相位裕度较小。 但我尝试做的一点是、PFD 杂散位于环路内、只需通过拧紧环路带宽即可降低。 它不是环路之外且难以优化的东西。 您可以调整环路动态、而不会过多地减小相位裕度。

    此致、
    Hao