This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/755056/lmk00334-hcsl-output-to-lvds
大家好、
LMK00334用于此设计、其中一个器件需要3.3V LVDS 输入。 是否可以使用无源电阻器和电容器将 HCSL 输出转换为 LVDS？ 如果是、您能否分享该参考设计？ 谢谢！
此致、
Hao
是的、它只是以下几个方面：
HCSL 驱动器输出(P 或 N)--> 50 Ω 接地(在每个输出 P/N 引脚上)--> 50 Ω 布线-->交流耦合--> 100 Ω 差分终端(在接收器输入 P/N 引脚之间)--> LVDS 接收器输入
100 Ω 终端可以是接收器输入的外部端或内部端接。
如果接收器没有针对交流耦合输入时钟的内部输入偏置、 然后、应用外部偏置电阻器将输入共模电压设置为~1.25V。 作为外部偏置的示例、在输入 P 侧添加8k 下拉电阻器(连接到 GND)、并在输入 N 侧添加13k 上拉电阻器(连接到3.3V)。
Alan
