• 状态 Resolved
  • 已锁定 已锁定
  • 回复 7 回复
  • 订户 0 订户
  • 视图 377 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] 自偏移锁相环

admin
Guru**** 2587365 points
Other Parts Discussed in Thread: LMX2571

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/739840/self-offset-phase-locked-loop

主题中讨论的其他器件：LMX2571

是否有人使用 过自偏移锁相环？  我已经阅读过几篇文章、看到了对它们的多次引用、但没有从构建了一个的人那里找到任何东西。  我想使用一个来生成固定的 LO、但当我通过将多个小型评估板连接在一起来制作粗原型时、我的相位噪声比传统的 PLL 高得多。  我没有期望理论上说的14 dB 的改进是由于我的设置而应该得到的、但我认为我会看到一些改进。

如果有人具有自偏移锁相环的经验、我希望您能提供任何见解。

  • 0
    TI__Guru**** 2587365 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Thomas、

    我没有亲自构建这些自偏移 PLL 之一、但我已经与其他成功的 PLL 用户进行了交谈。

    其概念是具有较高的频率 Fvco、然后通过固定频率 FIF 将其混合至某个可调频率 Fo。  由于 FIF 是固定频率、因此 VCO 调谐范围可能非常窄、假设 VCO 确实很好。

    理论上、如果混频器完美且 Flo 频率无噪声、 则可以减小 N 分频器值、并且理论上具有巨大的增益。  混频器可能会增加一些噪声、但最重要的是、混频器的频率必须非常好。   

    我怀疑无论您使用的是固定频率、FIF、都可能主导您的相位噪声。

    此致、
    Dean

  • 0
    TI__Guru**** 2587365 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Dean、

    一如既往地感谢您的快速回复。

    根据您的回复、我不确定您是否指的是频率偏移 PLL、其中使用来自单独源的 LO 与 VCO 的输出混合、以降低反馈到相位检测器的频率、从而降低 N。 或者使用自偏移 PLL 其中 VCO 输出除以2个单独的分频器、然后进行混合以降低频率、如下所示。  这是 Bogdan Sadowski 在其题为"自抵锁相环"的文章中提出的。 该文章的链接是

    www.microwavejournal.com/.../6076-a-self-offset-phase-locked-loop

    我认为隔离是我遇到的一个很好的问题、因为原型由多个与同轴电缆相连的小型电路板组成、直流电源来自工作台电源和外部电线。  我正在创建原型 PCB、该 PCB 应该对此有所帮助、但仍希望以前曾使用过此类设计的任何人提供意见。  您是否可以将我的联系信息传递给您提到的已经构建了自偏移环路的某些人员。

    再次感谢你

    Tom

  • 0
    TI__Guru**** 2587365 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Tom、

    我所讨论的是第一种情况、其中使用来自另一个源的 LO 来混合 VCO 频率。 可能不完全相同。

    我在 LMX PLL 上工作了很长时间、不知道有谁做了这种 PLL (除了您)。 虽然没有说已经完成了、但我不知道有谁做了、但如果有的话、他们可以自由地提供他们的意见。

    此致、
    Dean
  • 0
    TI__Guru**** 2587365 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Dean、

    不是我希望得到的答案、但感谢您的快速回答。  我想让这个问题保持开放一段时间、希望小组中的其他人能够提供一些意见。

    我还有一个关于计算频率偏移 PLL 的闪烁噪声和白噪声的后续问题、我认为这也适用于自偏移 PLL。 我将使用一个示例来尝试澄清我的问题。

    使用 LMX2571、100MHz 基准(R=1)和2000MHz VCO 的标准 PLL。 使用 LMX2571数据表中的 FOM

    PN (flat)=-231

    PN (1/f)=-124

    我可以按如下方式计算白噪声和闪烁噪声

    PLL (平坦)= PN (1Hz)+ 20LOG N +10LOG f (PD)

    PLL (平坦)=-231 +20LOG 20 + 10LOG 100*10^6

    PLL (平坦)=-231 + 26 + 80

    PLL (平坦)=-125

    我将计算10KHz 偏移时的闪烁噪声

    PLL (1/f)= PN (10kHz)- 10LOG (偏移/10K)+ 20LOG (FO/1GHz)

    PLL (1/f)=-124 -10LOG (1)+ 20LOG (2)

    PLL (1/f)=-124 - 0 + 6

    PLL (1/f)=-118

    这符合 PLLatinum Sim 的结果

    现在、如果我使用频率偏移 PLL、在该 PLL 中、我获取 一个非常干净的1500MHz 外部信号 来与2000MHz VCO 混合、我可以将500MHz 的差分频率反馈回相位检测器、从而提供有效的 N 为5。

    我的问题是关于频率偏移 PLL 在计算白噪声时是否使用5或20的 N、与之类似、在计算闪烁噪声时、我使用2000 MHz 或500 MHz 来计算 FO。

    再次感谢您的所有帮助、

    Tom

  • 0
    TI__Guru**** 2587365 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Dean、

    另一个后续问题。 LMX2571数据表显示、白噪声和闪烁噪声产生的总相位噪声是两者的电压和。 但 PLLatinum Sim 似乎会计算这两个值的 RMS 和。 您认为哪一项是正确的？
    谢谢、
    Tom
  • 0
    TI__Guru**** 2587365 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Tom、

    1.我对偏移锁相环没有任何经验、我也不知道我团队中的任何人、现在我在这里已经有很长时间了。 我认为该线程会在一段时间后自动关闭、但这不会阻止某人对其作出响应。

    2.对于 LMX2571、如果您将理想的1500 MHz 混频、则 N 分频为5。 唯一需要注意的是、您需要确保 PLL N 可以变为低电平。 根据 TICSPro、整数模式下的最小 N 为6。 无论如何、如果可能的话、你将使用一个 PLL_N=5、并且平坦噪声理论上会提高20*log (2000/500)=12dB。

    同样、我预计 PLL 1/f (闪烁)噪声将提高20*log (2000/500)= 12dB

    3.至于增加平坦噪声和闪烁噪声、它应该是 RMS 和 PLLatinum Sim 中的总和。 白噪声与闪烁噪声无关、因此它会增加 RMS 感应。

    此致、
    Dean
  • 0
    TI__Guru**** 2587365 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Dean、

    感谢你的所有帮助。

    Tom