• 状态 Resolved
  • 已锁定 已锁定
  • 回复 6 回复
  • 订户 0 订户
  • 视图 265 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCM6208：从 SYNCN 引脚上升沿到输出的延迟

admin
Guru**** 2513755 points
Other Parts Discussed in Thread: CDCM6208

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/739158/cdcm6208-delay-from-syncn-pin-rising-edge-to-outputs

器件型号：CDCM6208

您好！

我的客户对 CDCM6208有疑问。

[问题]

请告诉我如何使用带小数值的 FOD 计算条件下的延迟时间。

[背景]

D/S 中对其进行了如下描述

因此、从 SYNC 引脚置位开始、输出的第一个上升沿大约延迟15ns 至20ns。

我已使用 EVM 确认了这一点。

配置和结果如下。

SYNC_N 引脚中具有函数发生器的输入脉冲(上升时间= 5ns)

SEC 输入= 30.72MHz

VCO = 3072MHz

PS_A = 4

PS_B = 6

Y0 (整数)= 192MHz

Y2 (整数)= 85.333MHz

Y5 (分数)= 76.8MHz (2*5)、77MHz (2*4.987012863)

CH1 (黄色)=SYNCN

CH2 (蓝色)=Y0P (以50 Ω 端接 Y0N)

CH3 (紫色)=Y2P (端接 Y2N 、50 Ω)

CH4 (绿色)=Y5P (以 50欧姆端接 Y5N)= 76.8MHz (整数值)

CH1 (黄色)=SYNCN

CH2 (蓝色)=Y0P (以 50 Ω 端接 Y0N)

CH3 (紫色)=Y2P (端接 Y2N 、50 Ω)

Ch4 (绿色)=Y5P (端接 Y5N 、50 Ω) = 77MHz (分数值)

此致、

Hiroshi Katsunaga

  • 0
    TI__Guru**** 2513755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Hiroshi-San、您好！

    我想看看我是否能为您找到有关此主题的更多信息。

    我的理解是...
    在第1种情况下、对于每个重复同步、整数分频器的76.8MHz 大约会启动其他整数分频器、即10ns 至15ns。
    在第2种情况下、对于每个重复同步、FOD 的77MHz 与同步释放相距约688ns。
    -您能否确认重复同步的一致性？

    73、
    Timothy
  • 0
    TI__Guru**** 2513755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Timothe-San、

    感谢您的快速响应。

    是的、您的理解正确。

    我以1Hz 的频率重复使用 SYNCN 引脚。

    此致、
    Hiroshi Katsunaga
  • 0
    TI__Guru**** 2513755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Hiroshi-San、您好！

    我的理解是、这是预期行为、将在各个器件之间重复。 此时、我没有计算延迟如何随分次而变化的计算方法。

    客户是否需要使用其他频率并有一些问题？  此延迟是否会阻止 CDCM6208的任何实现？

    73、
    Timothy

  • 0
    TI__Guru**** 2513755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Timothe-San、

    感谢您的调查。

    这个频率规划只是我的示例。
    它们具有其他频率。
    它们似乎使用 SYNC 函数作为输出使能、而不是输出同步。
    我认为、如果延迟在特定设置下是恒定的、那么该延迟不会阻止 CDCM6208的任何实现。
    我将与我们的客户确认。

    我的理解如下。
    此延迟因分数设置而异。
    但是、它在某些小数设置下是恒定的。
    因此、他们可以估算其电路板或 EVM 的延迟。
    你怎么看？

    此致、
    Hiroshi Katsunaga
  • 0
    TI__Guru**** 2513755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Hiroshi-San、您好！

    [引用用户="Hiroshi Katsunaga">我的理解如下。
    此延迟因分数设置而异。
    但是、它在某些小数设置下是恒定的。
    因此、他们可以估算其电路板或 EVM 的延迟。
    您如何看待？[/引述]

    没错。  当他们获得想要使用的配置时、时序在预分频器输出频率的一个周期内是可重复的。  这是数据表中的 ΔtPD -PS 规格。

    73、
    Timothy

  • 0
    TI__Guru**** 2513755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Timothe-San、

    感谢您的评论。
    好的、我明白了。

    感谢您的合作。

    此致、
    Hiroshi Katsunaga