请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LMK04828 我在双环路模式下使用 LMK、并成功锁定 PLL1和 PLL2。 在 VCO1 @ 3GHz 的情况下、输出100MHz 至500MHz (分频器值为30至6)的时钟没有问题。 当我尝试使用3分频器达到1GHz 时、我不再获得输出。 有什么想法、为什么我无法输出1GHz 时钟、但我可以降低频率？
以下是我的相关 VHDL：
常量 CLK_PWRDOWN：STD_LOGIC_VECTOR (7降至0)：= x"f9"；--关闭器件时钟和系统参考时钟输出、请参阅 LMK04828数据表中的表16 常量 CLK_DIV100M：STD_LOGIC_VECTOR (7降至0)：= x"7E"；--或分频0x1E 值。 当 VCO1 = 3000MHz 时、产生100MHz 的输出。 还包括1 个常数 CLK_DIV200M 的 ODL/IDL 设置：STD_LOGIC_VECTOR (7向下到0)：= x"6F"；--分频值0x0F 或15。 当 VCO1 = 3000MHz 时、产生200MHz 的输出。 还包括1 个常数 CLK_DIV300M 的 ODL/IDL 设置：STD_LOGIC_VECTOR (7降至0)：= x"6A"；--分频值0x0A 或10。 当 VCO1 = 3000MHz 时、产生300MHz 的输出。 还包括1 个常数 CLK_DIV375M 的 ODL/IDL 设置：STD_LOGIC_VECTOR (7向下到0)：= x"68"；--分频值0x08或8。 当 VCO1 = 3000MHz 时、产生375MHz 的输出。 还包括1 个常数 CLK_DIV500M 的 ODL/IDL 设置：STD_LOGIC_VECTOR (7降至0)：= x"66"；--分频值0x06或6。 当 VCO1 = 3000MHz 时、产生500MHz 的输出。 还包括1 个常数 CLK_DIV1GIG 的 ODL/IDL 设置：STD_LOGIC_VECTOR (7下调至0)：= x"63"；--分频值0x03或3。 当 VCO1 = 3000MHz 时、产生1000MHz 的输出。 还包括1 个常数 CLK_DIV1500M 的 ODL/IDL 设置：STD_LOGIC_VECTOR (7下调至0)：= x"62"；--分频值0x02或2。 当 VCO1 = 3000MHz 时、产生1500MHz 的输出。 还包括1 个常数 CLK_EN 的 ODL/IDL 设置 ：std_logic_vector (7降至0)：= x"F1"；--延迟功能禁用，SYSREF 输出禁用，设备时钟输出启用 常量 DCLK_LVPECL：STD_LOGIC_VECL (7降至0)：= x"06"；-- SYSREF 断电，设备时钟 LVPECL 2Vpp，正常 LVDS 01_REGAL：-0X_CLK 逻辑：-01"： SYSREF 断电、器件时钟 LVDS、正常极性 常数 CLKIN0_EN：std_logic_vector (7降到0)：= x"0A"；--启用 CLKIN0输入并将其设置为双极(推荐用于差分输入) 常数 CLKIN0_PLL1：STD_LOGIC_vector (7降到0)：= x"0E"；-- 这会将 PLL1的基准时钟设置为 CLKIN0输入引脚 上的时钟 constant set_LOS0：std_logical_vector (7降到0)：= x"0B"；--将 CLKIN0SEL 引脚设置为输出，提供 CLKIN0 constant set_mISO 的信号丢失(LOS)状态：= x_33：-std_vector：(std_0SEL) 将 CLKIN1SEL 引脚设置为提供 LMK 寄存器的 SPI 回读的输出 。 。 。 --LMK 寄存器查找表，100MHz 版本 LMK_REG_PROC：进程(全部) 开始 -- |W1、W0、A12|A11-A0 |数据| 案例 ReG_PTR 是 -- R/W | | | | 当 x"00"=> LMKRegData <= SPI_R_NW & b"000"& x"000"& x"80"时； --复位，SPI_3Wire_dis (初始化) 当 x"01"=> LMKRegData <= SPI_R_NW & b"000"& x"000"& x"10"时； --复位，SPI_3Wire_dis 当 x"02"=> LMKRegData <= SPI_R_NW & b"000"& x"002"& x"00"时； ----断电 -------------------------------------------------------- ---收发器四路0参考时钟设置--- ---------------------------------------- 当 x"03"=> LMKRegData <= SPI_R_NW & b"000"& x"100"& x"03"时； - Clkout0-1_Odl、Clkout0-1_IDL、Dclkout0_div、表16 当 x"04"=> LMKRegData <= SPI_R_NW & b"000"& x"101"& x"55"时； -- Dclkout0_ddly_cnth、Dclkout0_ddly_cntl，表17 当 x"05"=> LMKRegData <= SPI_R_NW & b"000"& x"103"& x"00"时； -- Dclkout0_Adly、Dclkout0_Adly_mux、Dclkout0_mux、表18 当 x"06"=> LMKRegData <= SPI_R_NW & b"000"& x"104"& x"00"时； -- Dclkout0_hs、Sdclkout1_mux、Sdclkout1_dly、Sdclkout1_hs，表19 当 x"07"=> LMKRegData <= SPI_R_NW & b"000"& x"105"& x"00"时； -- Sdclkout1_Adly_en、Sdclkouty_adl1，表20 当 x"08"=> LMKRegData <= SPI_R_NW & b"000"& x"106"& CLK_PWRDOWN；-- Dclkout0_ddly_PD、Dclkout0_Hsg_PD、Dclkout0_adlyg_PD、Dclkout0_Adly_PD、 Dclkout0-1_PD、Sdclkout1_ds_mode、Sdclkout1_PD、表21 当 x"09"=> LMKRegData <= SPI_R_NW & b"000"& x"107"& x"00"时； --- Sdclkout1_pol，Sdclkout1_fmt，Dclkout0_pol，Dclkout0_fmt，表22 ------ ---收发器四路2参考时钟和 PF SYSREF2设置------------------ 当 x"0A"=> LMKRegData <= SPI_R_NW & b"000"& x"108"& CLK_DIV100M 时；-- Clkout2-3_Odl、Clkout2-3_IDL、Dclkout2_div、表16 当 x"0b"=> LMKRegData <= SPI_R_NW & b"000"& x"109"& x"55"； -- Dclkout2_dly_cnth、Dclkout2_dly_cntl，表17 当 x"0c"=> LMKRegData <= SPI_R_NW & b"000"& x"10b"& x"00"时； -- Dclkout2_Adly、Dclkout2_Adly_mux、Dclkout2_mux、表18 当 x"0d"=> LMKRegData <= SPI_R_NW & b"000"& x"10c"& x"00"时； -- Dclkout0_hs、Sdclkout1_mux、Sdclkout1_dly、Sdclkout1_hs，表19 当 x"0e"=> LMKRegData <= SPI_R_NW & b"000"& x"10d"& x"00"时； -- Sdclkout3_Adly_en、Sdclkouty_adl3，表20 当 x"0f"=> LMKRegData <= SPI_R_NW & b"000"& x"10e"& CLK_EN 时； - Dclkout2_dly_PD、Dclkout2_Hsg_PD、Dclkout2_adlyg_PD、Dclkout2_Adly_PD、Dclkout2-3_PD、 Sdclkout2_ds_mode、Sdclkout2_PD、表21 当 x"10"=> LMKRegData <= SPI_R_NW & b"000"& x"10f"& DCLK_LVDS；-- Sdclkout3_pol、Sdclkout3_fmt、Dclkout2_pol、Dclkout2_fmt、 表22 -------------------------------- --- HSADC1采样时钟和 SYSREF 设置--- ---------------------------------------- 当 x"11"=> LMKRegData <= SPI_R_NW & b"000"& x"110"& x"03"时； - Clkout4-5_Odl、Clkout4-5_IDL、Dclkout4_div、表16 当 x"12"=> LMKRegData <= SPI_R_NW & b"000"& x"111"& x"55"时； -- Dclkout4_dly_cnth、Dclkout4_dly_cntl，表17 当 x"13"=> LMKRegData <= SPI_R_NW & b"000"& x"113"& x"00"时； -- Dclkout4_Adly、Dclkout4_Adly_mux、Dclkout4_mux、表18 当 x"14"=> LMKRegData <= SPI_R_NW & b"000"& x"114"& x"00"时； -- Dclkout4_hs、Sdclkout5_mux、Sdclkout5_dly、Sdclkout5_hs、表19 当 x"15"=> LMKRegData <= SPI_R_NW & b"000"& x"115"& x"00"时； -- Sdclkout5_Adly_en、Sdclkouty_adl5，表20 当 x"16"=> LMKRegData <= SPI_R_NW & b"000"& x"116"& CLK_PWRDOWN；-- Dclkout4_dly_PD、Dclkout4_Hsg_PD、Dclkout4_adlyg_PD、Dclkout4_Adly_PD、Dclkout4_Adly_PD、 Dclkout4-5_PD、Sdclkout5_ds_mode、Sdclkout5_PD、表21 当 x"17"=> LMKRegData <= SPI_R_NW & b"000"& x"117"& x"00"时； --- Sdclkout5_pol，Sdclkout5_fmt，Dclkout4_pol，Dclkout4_fmt，表22 ------ --- HSADC2采样时钟和 SYSREF 设置--- ---------------------------------------- 当 x"18"=> LMKRegData <= SPI_R_NW & b"000"& x"118"& CLK_DIV500M 时；-- Clkout6-7_Odl、Clkout6-7_IDL、Dclkout6_div、表16 当 x"19"=> LMKRegData <= SPI_R_NW & b"000"& x"119"& x"55"； -- Dclkout6_ddly_cnth、Dclkout6_ddly_cntl，表17 当 x"1a"=> LMKRegData <= SPI_R_NW & b"000"& x"11b"& x"01"时； -- Dclkout6_Adly、Dclkout6_Adly_mux、Dclkout6_mux、表18 当 x"1b"=> LMKRegData <= SPI_R_NW & b"000"& x"11c"& x"00"时； -- Dclkout6_hs、Sdclkout7_mux、Sdclkout7_ddly、Sdclkout7_hs，表19 当 x"1c"=> LMKRegData <= SPI_R_NW & b"000"& x"11d"& x"00"时； -- Sdclkout7_Adly_en、Sdclkout7_Adly，表20 当 x"1D"=> LMKRegData <= SPI_R_NW & b"000"& x"11e"& CLK_EN 时； - Dclkout6_ddly_PD、Dclkout6_Hsg_PD、Dclkout6_adlyg_PD、Dclkout6_Adly_PD、Dclkout6-7_PD、 Sdclkout7_ds_mode、Sdclkout7_PD、表21 当 x"1e"=> LMKRegData <= SPI_R_NW & b"000"& x"11F"& DCLK_LVPECL；- Sdclkout7_pol、Sdclkout7_fmt、Dclkout6_pol、Dclkout6_fmt、Dclkout6_fmt 时、 表22 -------------------------------- ---备用时钟1和备用 SYSREF 1设置--- ---------------------------------------- 当 x"1f"=> LMKRegData <= SPI_R_NW & b"000"& x"120"& x"03"时； -- Clkout8-9odl、Clkout8-9_IDL、Dclkout8_div、表16 当 x"20"=> LMKRegData <= SPI_R_NW & b"000"& x"121"& x"55"时； -- Dclkout8_ddly_cnth、Dclkout8_ddly_cntl，表17 当 x"21"=> LMKRegData <= SPI_R_NW & b"000"& x"123"& x"00"时； -- Dclkout8_Adly、Dclkout8_Adly_mux、Dclkout8_mux、表18 当 x"22"=> LMKRegData <= SPI_R_NW & b"000"& x"124"& x"00"时； -- Dclkout8_hs、Sdclkout9_mux、Sdclkout9_ddly、Sdclkout9_hs，表19 当 x"23"=> LMKRegData <= SPI_R_NW & b"000"& x"125"& x"00"时； -- Sdclkout9_Adly_en、Sdclkout9_Adly，表20 当 x"24"=> LMKRegData <= SPI_R_NW & b"000"& x"126"& CLK_PWRDOWN 时；-- Dclkout8_ddly_PD、Dclkout8_Hsg_PD、Dclkout8_adlyg_PD、Dclkout8_Adly_PD、Dclkout8_Adly_PD Dclkout8-9_PD、Sdclkout9_dis 模式、Sdclkout9_PD、表21 当 x"25"=> LMKRegData <= SPI_R_NW & b"000"& x"127"& x"00"时； --- Sdclkout9_pol，Sdclkout9_fmt，Dclkout8_pol，Dclkout8_fmt，表22 ------ ---时钟输出未使用(无连接)--- ---------------------------------------- 当 x"26"=> LMKRegData <= SPI_R_NW & b"000"& x"128"& x"03"时； - Clkout10-11_Odl、Clkout10-11_IDL、Dclkout10_div、表16 当 x"27"=> LMKRegData <= SPI_R_NW & b"000"& x"129"& x"55"时； -- Dclkout10_ddly_cnth、Dclkout10_ddly_cntl，表17 当 x"28"=> LMKRegData <= SPI_R_NW & b"000"& x"12b"& x"00"时； -- Dclkoutx_adl10、Dclkout10_Adly_mux、Dclkout10_mux、表18 当 x"29"=> LMKRegData <= SPI_R_NW & b"000"& x"12c"& x"00"时； -- Dclkout10_hs、Sdclkout11_mux、Sdclkout11_ddly、Sdclkout11_hs，表19 当 x"2a"=> LMKRegData <= SPI_R_NW & b"000"& x"12d"& x"00"时； -- Sdclkout11_Adly_en、Sdclkout11_Adly，表20 当 x"2b"=> LMKRegData <= SPI_R_NW & b"000"& x"12e"& CLK_PWRDOWN 时；-- Dclkout10_ddly_PD、Dclkout10_Hsg_PD、Dclkout10_adlyg_PD、Dclkout10_Adly_PD、Dclkout10_Adly_PD Dclkout10-11_PD、Sdclkout11_dis 模式、Sdclkout11_PD、表21 当 x"2c"=> LMKRegData <= SPI_R_NW & b"000"& x"12F"& x"00"时； --- Sdclkout11_pol，Sdclkout11_fmt，Dclkout10_pol，Dclkout10_fmt，表22 ------ ---收发器四路1参考时钟和 PF SYSREF1设置------------------ 当 x"2D"=> LMKRegData <= SPI_R_NW & b"000"& x"130"& x"03"时； - Clkout12-13_Odl、Clkout12-13_IDL、Dclkout12_div、表16 当 x"2e"=> LMKRegData <= SPI_R_NW & b"000"& x"131"& x"55"时； -- Dclkout12_ddly_cnth、Dclkout12_ddly_cntl，表17 当 x"2f"=> LMKRegData <= SPI_R_NW & b"000"& x"133"& x"00"时； -- Dclkout12_Adly、Dclkout12_Adly_mux、Dclkout12_mux、表18 当 x"30"=> LMKRegData <= SPI_R_NW & b"000"& x"134"& x"00"时； -- Dclkout12_hs、Sdclkout13_mux、Sdclkout13_dly、Sdclkout13_hs，表19 当 x"31"=> LMKRegData <= SPI_R_NW & b"000"& x"135"& x"00"时； -- Sdclkout13_Adly_en、Sdclkout13_Adly，表20 当 x"32"=> LMKRegData <= SPI_R_NW & b"000"& x"136"& CLK_PWRDOWN；-- Dclkout12_ddly_PD、Dclkout12_Hsg_PD、Dclkout12_adlyg_PD、Dclkout12_Adly_PD、 Dclkout12-13_PD、Sdclkout13_dis 模式、Sdclkout13_PD、表21 当 x"33"=> LMKRegData <= SPI_R_NW & b"000"& x"137"& x"00"时； -- Sdclkout13_pol、Sdclkout13_fmt、Dclkout12_pol、Dclkout12_fmt、表22 --用于时钟分配的 VCO1，振荡器关闭 当 x"34"=> LMKRegData <= SPI_R_NW & b"000"& x"138"& x"20"时； -- VCO_mux、Oscout_mux、Oscout_fmt、表23 ---------------------------------------- -- SYSREF 设置(不用于 JESD204B 子类0)---- ---------------------------------------- 当 x"35"=> LMKRegData <= SPI_R_NW & b"000"& x"139"& x"00"时； -- Sysref_clkin0_mux、Sysref_mux、表24 当 x"36"=> LMKRegData <= SPI_R_NW & b"000"& x"13a"& x"0c"时； -- Sysref_div[12：8]、Sysref_div[7：0]，表25 当 x"37"=> LMKRegData <= SPI_R_NW & b"000"& x"13b"& x"00"时； -- Sysref_div[12：8]、Sysref_div[7：0]，表25 当 x"38"=> LMKRegData <= SPI_R_NW & b"000"& x"13c"& x"00"时； -- Sysref_ddly[12：8]、Sysref_ddly[7：0]，表26 当 x"39"=> LMKRegData <= SPI_R_NW & b"000"& x"13d"& x"08"时； -- Sysref_ddly[12：8]、Sysref_ddly[7：0]，表26 当 x"3a"=> LMKRegData <= SPI_R_NW & b"000"& x"13e"& x"03"时； -- Sysref_puls_cnt，表27 ---------------------------------------------------------- 当 x"3b"=> LMKRegData <= SPI_R_NW & b"000"& x"13F"& x"00"时； - PLL2_nclk_mux、PLL1_nclk_mux、FB_mux、FB_mux_en、表28 * 当 x"3c"=> LMKRegData <= SPI_R_NW & b"000"& x"140"& x"0f"时； PLL1_PD、VCO_LDO_PD、VCO_PD、Oscin_PD、Sysref_GBL_PD、 Sysref_PD、Sysref_ddly_PD、Sysref_PLSR_PD、表29 * 当 x"3D"=> LMKRegData <= SPI_R_NW & b"000"& x"141"& x"00"时； -- Ddlydsysref_en、Ddlydx_en、表30 * 当 x"3e"=> LMKRegData <= SPI_R_NW & b"000"& x"142"& x"00"时； -- Ddlyd_step_cnt，表31 * 当 x"3f"=> LMKRegData <= SPI_R_NW & b"000"& x"143"& x"00"时； -- Sysref_CLR、Sync_1shot_en、Sync_pol、Sync_en、Sync_PLL2_dld、 SYNC_PLL1_dld、SYNC_MODE、表32 * 当 x"40"=> LMKRegData <= SPI_R_NW & b"000"& x"144"& x"00"时； -- Sync_dissysref、Sync_disx、表33 * 当 x"41"=> LMKRegData <= SPI_R_NW & b"000"& x"145"& x"7f"时； --固定寄存器，设置为0x7f * 当 x"42"=> LMKRegData <= SPI_R_NW & b"000"& x"146"& CLKIN0_EN；- Clkin2_en、Clkin1_en、Clkin0_en、Clkin2_type 时、 Clkin1_type、Clkin0_type、表37 * 当 x"43"=> LMKRegData <= SPI_R_NW & b"000"& x"147"& CLKIN0_PLL1；- CLKIN_SEL_POL、CLKIN_SEL_MODE、Clkin1_OUT_mux、Clkin0_OUT_mux、 表38. 当 x"44"=> LMKRegData <= SPI_R_NW & b"000"& x"148"& SET_LOS0；-- CLKIN_sel0_mux、CLKIN_sel0_type、表39 当 x"45"=> LMKRegData <= SPI_R_NW & b"000"& x"149"& SET_MISO；- SDIO_rdbk_type、CLKIN_sel1_mux、CLKIN_sel1_type、表40 当 x"46"=> LMKRegData <= SPI_R_NW & b"000"& x"14a"& x"02"时； -- Reset_mux、Reset_type、表41 * 当 x"47"=> LMKRegData <= SPI_R_NW & b"000"& x"14b"& x"16"时； - Los 超时、Los _en、Track_en、Holdover_force、Man_dac_en、 MAN_DAC[9：8]、表42 * 当 x"48"=> LMKRegData <= SPI_R_NW & b"000"& x"14c"& x"00"时； - Man_DAC[9：8]、Man_DAC[7：0]、表43 * 当 x"49"=> LMKRegData <= SPI_R_NW & b"000"& x"14d"& x"00"时； - DAC_TRIP_LOW、表44 * 当 x"4a"=> LMKRegData <= SPI_R_NW & b"000"& x"14e"& x"c0"时； - DAC_clk_mult、DAC_TRIP_HIGH、表45 * 当 x"4b"=> LMKRegData <= SPI_R_NW & b"000"& x"14F"& x"7f"时； -- DAC_clk_cntr，表46 * ---------------------------------------- --保持设置(当 PLL1参考时钟丢失时)---- ---------------------------------------- 当 x"4c"=> LMKRegData <= SPI_R_NW & b"000"& x"150"& x"40"时； -- CLKIN_OVERRIDE、Holdover_PLL1_Det、Holdover_LOS_Det、Holdover_Vtune_det、Holdover_hitless_switch、 HOLDOW_EN、表47 当 x"4D"=> LMKRegData <= SPI_R_NW & b"000"& x"151"& x"02"时； -- Holdove_dld_cnt[13：8]，Holdove_dld_cnt[7：0]，表48 当 x"4e"=> LMKRegData <= SPI_R_NW & b"000"& x"152"& x"00"时； -- Holdove_dld_cnt[13：8]，Holdove_dld_cnt[7：0]，表48 ------------------------ ---- 分频器：0中的时钟 ---- ---------------------------------------- 当 x"4F"=> LMKRegData <= SPI_R_NW & b"000"& x"153"& x"00"时； - Clkin0_r[13：8]、Clkin0_r[7：0]、表50 当 x"50"=> LMKRegData <= SPI_R_NW & b"000"& x"154"& x"78"时； -- Clkin0_r[13：8]，Clkin0_r[7：0]，表50 -------------------------------------------------------------- ---- 分频器：1中的时钟 ---- ---------------------------------------- 当 x"51"=> LMKRegData <= SPI_R_NW & b"000"& x"155"& x"00"时； -- Clkin1_r[13：8]、Clkin1_r[7：0]、表51、52 当 x"52"=> LMKRegData <= SPI_R_NW & b"000"& x"156"& x"78"时； -- Clkin1_r[13：8]，Clkin1_r[7：0]，表51，52 -------------------------------------------------------------------------- ---- 分频器：2中的时钟 ---- ---------------------------------------- 当 x"53"=> LMKRegData <= SPI_R_NW & b"000"& x"157"& x"00"时； -- Clkin2_r[13：8]、Clkin2_r[7：0]、表53 当 x"54"=> LMKRegData <= SPI_R_NW & b"000"& x"158"& x"78"时； -- Clkin2_r[13：8]，Clkin2_r[7：0]，表53 -------------------------------------------------------------------- ---- PLL1设置 ---- ---------------------------------------- 当 x"55"=> LMKRegData <= SPI_R_NW & b"000"& x"159"& x"00"时； -- PLL1_n，表54,55 当 x"56"=> LMKRegData <= SPI_R_NW & b"000"& x"15A"& x"78"时； -- PLL1_n，表54,55 当 x"57"=> LMKRegData <= SPI_R_NW & b"000"& x"15b"& x"D4"时； - PLL1_wnd_size、PLL1_CP_tri、PLL1_CP_pol、PLL1_CP_GAIN、表56 * 当 x"58"=> LMKRegData <= SPI_R_NW & b"000"& x"15c"& x"20"时； - PLL1_dld_cnt [13：8]、PLL1_dld_cnt [7：0]、表57、58 当 x"59"=> LMKRegData <= SPI_R_NW & b"000"& x"15d"& x"00"时； - PLL1_dld_cnt [13：8]、PLL1_dld_cnt [7：0]、表57、58 当 x"5a"=> LMKRegData <= SPI_R_NW & b"000"& x"15e"& x"00"时； -- PLL1_r_dly、PLL1_n_dly，表59 --设置 PLL1锁定检测输出 当 x"5b"=> LMKRegData <= SPI_R_NW & b"000"& x"15F"& x"0B"时； -- PLL1_ld_mux、PLL1_ld_type，表60 ---------------------------------------------- ---- PLL2设置 ---- ---------------------------------------- 当 x"5c"=> LMKRegData <= SPI_R_NW & b"000"& x"160"& x"00"时； - PLL2_r[11：8]、PLL2_r[7：0]、表61、62 * 当 x"5d"=> LMKRegData <= SPI_R_NW & b"000"& x"161"& x"01"时； - PLL2_r[11：8]、PLL2_r[7：0]、表61、62 * 当 x"5e"=> LMKRegData <= SPI_R_NW & b"000"& x"162"& x"44"时； PLL2_p、Oscin_freq、PLL2_xtal_en、PLL2_ref_2x_en、表63 当 x"5F"=> LMKRegData <= SPI_R_NW & b"000"& x"163"& x"00"时； -- PLL2_n_cal[17：0]，表65 当 x"60"=> LMKRegData <= SPI_R_NW & b"000"& x"164"& x"00"时； -- PLL2_n_cal[17：0]，表65 当 x"61"=> LMKRegData <= SPI_R_NW & b"000"& x"165"& x"0c"时； -- PLL2_n_cal[17：0]，表65 * ---------------------------------- 当 x"62"=> LMKRegData <= SPI_R_NW & b"000"& x"171"& x"aa"时； 固定寄存器 当 x"63"=> LMKRegData <= SPI_R_NW & b"000"& x"172"& x"02"时； 固定寄存器 当 x"64"=> LMKRegData <= SPI_R_NW & b"000"& x"17c"& x"15"时； --对于 LMK04828、Opt_REG_1、表76、必须为0x15 * 当 x"65"=> LMKRegData <= SPI_R_NW & b"000"& x"17d"& x"33"时； -- Opt_reg_2，表77，对于 LMK04828，必须为0x33 * 当 x"66"=> LMKRegData <= SPI_R_NW & b"000"& x"166"& x"00"时； -- PLL2_FCAL_Dis、PLL2_n，表67 * 当 x"67"=> LMKRegData <= SPI_R_NW & b"000"& x"167"& x"00"时； -- PLL2_FCAL_Dis、PLL2_n，表67 * 当 x"68"=> LMKRegData <= SPI_R_NW & b"000"& x"168"& x"0f"时； -- PLL2_FCAL_Dis、PLL2_n，表67 * 当 x"69"=> LMKRegData <= SPI_R_NW & b"000"& x"169"& x"59"时； - PLL2_wnd_size、PLL2_CP_GAIN、PLL2_CP_POL、PLL2_CP_tri、表68 * 当 x"6a"=> LMKRegData <= SPI_R_NW & b"000"& x"16A"& x"20"时； -- Sysref_req_en、PLL2_dld_cnt、表70 * 当 x"6b"=> LMKRegData <= SPI_R_NW & b"000"& x"16b"& x"00"时； -- Sysref_req_en、PLL2_dld_cnt、表70 * 当 x"6c"=> LMKRegData <= SPI_R_NW & b"000"& x"16c"& x"00"时； -- PLL2_LF_R4、PLL2_LF_R3，表71 * 当 x"6d"=> LMKRegData <= SPI_R_NW & b"000"& x"16d"& x"00"时； -- PLL2_LF_C4、PLL2_LF_C3，表72 * 当 x"6e"=> LMKRegData <= SPI_R_NW & b"000"& x"16e"& x"13"时； -- PLL2_ld_mux、PLL2_ld_type、表73 当 x"6F"=> LMKRegData <= SPI_R_NW & b"000"& x"173"& x"00"时； -- PLL2断电，表74 当 x"70"=> LMKRegData <= SPI_R_NW & b"001"& x"FFD"& x"00"时； SPI 锁定，表83 当 x"71"=> LMKRegData <= SPI_R_NW & b"001"& x"FFE"& x"00"时； SPI 锁定，表83 当 x"72"=> LMKRegData <= SPI_R_NW & b"001"& x"fff"& x"53"时； SPI 锁定，表83 当他人=> LMKRegData <=(其他人=>"0")时； End Case； End Process LMK_REG_PROC；
