[参考译文] LMX2594：可接受的 LMX2594输入时钟

admin

Other Parts Discussed in Thread: LMX2594

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/733918/lmx2594-acceptible-lmx2594-input-clock

器件型号：LMX2594

Dean、

LMX2594数据表中是否有一个规格用于确定器件无法实现相位同步或锁定的最小输入时钟抖动或精度？即时钟周期百分比或 ppm 等我之所以提出这一问题、是因为我们尝试锁定一个基于 PLL 的中间器件、该器件符合下面所附的 JEDEC 标准第82-31号表83。到目前为止、我们能够成功锁定到该器件的1.2GHz 输入时钟、但不能按照表83中的规格锁定到其输出时钟。我怀疑增加的抖动是问题所在。如果是、是否可以调整环路滤波器以适应此额外抖动？

谢谢、

- Ken

e2e.ti.com/.../Table83.pdf

7 年多前

0 admin 7 年多前

TI__Guru**** 2587085 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Ken、

如果 OSC2X=0、那么 LMX2594仅查看输入信号的上升沿、如果 OSC2X=1、则查看上升沿和下降沿。因此，只有在使用 OSC2X 时，占空比才重要(也可能是 MULT>1时)。

我们没有任何数据说明 PLL 不能真正锁定所需的抖动有多糟糕、但非常糟糕。通常、如果输入基准噪声很大、您可以减小环路带宽、这会在一定程度上消除环路带宽。

但是、也有 VCO 校准、它告诉 VCO 要使用的频带和振幅设置。如果输入基准具有非常高的抖动、那么理论上它可能会欺骗 VCO 校准到错误的频带。一旦发生这种情况、您就会卡在错误的频带中、直到您通知器件重新校准。话虽如此，我从未实际看到过这种情况。

此致、

Dean

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMX2594：可接受的 LMX2594输入时钟