• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 0 订户
  • 视图 224 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK00301：输出信号不连续性

admin
Guru**** 2390755 points
Other Parts Discussed in Thread: LMK00301

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/676353/lmk00301-output-signal-discontinuity

器件型号：LMK00301

大家好、

下面是我客户的应用图。

LMK00301的输出信号为 LVPECL、CPLD 的输入信号为 LVDS。

客户使用 CPLD 来监控 LMK00301的输出时钟、我们发现当温度较高时、会出现频率偏移问题。

我们还获取 CPLD 的输入信号。

能不能帮我检查 LMK00301和 CPLD 之间的匹配网络、并对问题发表意见。

Lacey

非常感谢

  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    尊敬的 Lacey：
    您的请求将分配给负责的应用工程师、您很快就会得到答案。
    此致
    Puneet
  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    尊敬的 Lacey：

    我建议将33 Ω 替换为70 Ω 电阻器、以将摆幅减小到325mV。

    您观察到什么频率偏移？ LMK00301是一款非基于 PLL 的缓冲器。 除非您在输入端观察到相同的频率漂移、否则我不希望输出频率发生漂移。

    CPLD 输入的问题可能是由于阻抗不匹配。 100欧姆负载和时钟迹线之间的阻抗不匹配会导致影响信号完整性的反射。 影响信号完整性的因素有多种。 您可以使用 LMK00301 IBIS 模型来仿真终端网络的信号完整性： www.ti.com/.../snam031

    此致、
    通道