• 状态
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 361 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04806：SYNC 功能

admin
Guru**** 2386600 points
Other Parts Discussed in Thread: LMK04806
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/675253/lmk04806-sync-function

器件型号：LMK04806

我正在使用 LMK04806上的输出时钟同步功能。  尽管我尚未确认这一点、但我怀疑系统中的问题是 LMK04806的输出时钟之一。  请参阅下面的编程顺序。  所示的函数只是对 LMK04806执行32位写操作、其中低5位是寄存器地址。

//发出重置命令
SYS_WrLMK04806 (0x80160140)；

//对寄存器序列进行编程
SYS_WrLMK04806 (0x00140A00)；
SYS_WrLMK04806 (0x00140A01)；
SYS_WrLMK04806 (0x00140A02)；
SYS_WrLMK04806 (0x00140103)；
SYS_WrLMK04806 (0x80140144)；
SYS_WrLMK04806 (0x00140A05)；

SYS_WrLMK04806 (0x33010006)；
SYS_WrLMK04806 (0x30330007)；
SYS_WrLMK04806 (0x03010008)；
SYS_WrLMK04806 (0x555549)；
SYS_WrLMK04806 (0x9102410A)；// EN_feedback_MUX=0
SYS_WrLMK04806 (0x0493000B)；// SYNC_QUAL=1、SYNC_POL_INV=1、SYNC_EN_AUTO=0、SYNC_TYPE=000
SYS_WrLMK04806 (0x1B0C016C)；
SYS_WrLMK04806 (0x3B13102D)；
SYS_WrLMK04806 (0x1300000E)；
SYS_WrLMK04806 (0x8010800F)；

SYS_WrLMK04806 (0xC1550410)；
SYS_WrLMK04806 (0x00000058)；
SYS_WrLMK04806 (0x02C9C419)；
SYS_WrLMK04806 (0xABA8001A)；
SYS_WrLMK04806 (0x18001E1B)；
SYS_WrLMK04806 (0x00200F1C)；
SYS_WrLMK04806 (0x0180015D)；
SYS_WrLMK04806 (0x0200015E)；
SYS_WrLMK04806 (0x001F001F)；

//触发手动同步事件
SYS_WrLMK04806 (0x0492000B)；// SYNC_QUAL=1、SYNC_POL_INV=0、SYNC_EN_AUTO=0、SYNC_TYPE=000
SYS_WrLMK04806 (0x0493000B)；// SYNC_QUAL=1、SYNC_POL_INV=1、SYNC_EN_AUTO=0、SYNC_TYPE=000

我发现这个编程序列在我的系统中工作。  但是、如果我将所有 SYNC_QUAL 位更改为0、则不起作用。  我从数据表中了解到、我应该能够使用 SYNC_QUAL=0。  硬件也可以在 SYNC 引脚上生成脉冲、但问题会在发生前出现。  因此、它肯定与上面的编程序列相关。

谢谢、

CYUNG

  • 0
    TI__Guru**** 2386600 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Christopher、
    让我检查您的顺序、然后返回给您。
    要了解您的观察结果-您能告诉我您观察到了哪些输出和哪些输入吗？ 您是否使用 TI EVM 或您是否已处于您自己 PCB 的原型设计阶段？

    此致、
    Patrick
  • 0
    TI__Guru**** 2386600 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Patrick、

    我们使用 CLKOUT2-5输出为定制板上的4个模拟器件 AD9361无线电 IC 提供30.720MHz 参考时钟。  该板在过去几年中一直在工作。  我最近刚刚修改了 FPGA 逻辑以使用 SYNC 功能、并相应地修改了 LMK04806编程。

    我发现、对 SYNC_QUAL 位设置的单次更改将破坏系统。  具体而言、它将导致其中一个无线电 IC 初始化失败。  虽然我尚未验证、但我怀疑最可能的原因是该芯片的基准时钟频率不正确或未运行。

    Chris Y

  • 0
    TI__Guru**** 2386600 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Christopher、

    我检查了配置并在 EVM 上进行了检查。 在 EVM 上、我看到了预期的行为。 此时、我不确定是什么会导致您的系统出现问题。 因此、让我尝试描述发生的情况：

    同步

    同步相对于时钟树或 VCO 频率发生。 由于从 SYNC 引脚到 VCO 同步点的内部延迟可能会有所不同、因此您将看到在同一 VCO 周期复位所有输出的确定性行为、 但对于 OSCin (频率较低)、您可能会看到 VCO 周期网格中的相位变化。 提供给引脚的 SYNC 信号分别作用于极性以及上升沿和下降沿。 例如、在您的配置中、SYNC 被驱动为低电平、所有输出(不带 NO_SYNC 的输出除外)将变为静音状态。 SYNC 的"低脉冲宽度"决定与输出的静音时间相关。 因此、SYNC 处于低电平的时间越长、输出静音的时间就越长。

    合格同步

    在该模式下、通过在内部选择特定的 VCO 周期来克服同步的相位模糊性。 因此、时钟分配处从同步信号到同步点的传播延迟的潜在变化不再占主导地位。 反馈多路复用器被重新用于选择一个输出时钟(下降沿)来确定一个特定的 VCO 周期、在这个周期中、分频器同步开始。 实际同步非常快、因此要能够在示波器上看到它、您很可能必须使用数字延迟功能来创建人工静音、以便能够看到同步发生。 您向引脚提供的同步信号也不再以"低脉冲宽度"(=静音时间)进行解释。 器件将仅查看下一个上升沿(在您的配置中)以触发同步事件。 由于 VCO 周期使用特定输出时钟进行限定、该时钟设置了 NO_SYNC 位以避免再次进行同步(=块 itselfs)。

    我的建议是、当系统时钟准备就绪时、您可能必须调整同步信号和时序。

    此外、在之前的"鉴定通道"中设置的 NO_SYNC 可能会导致该输出时钟延迟到其他输出。 这可能会影响您的系统？

    我是否可以询问触发了哪些更改来更新 系统中的配置并更改工作方案？ 也许我们必须在相对时序中反映该更新、因为器件的运行方式会稍有不同？

    根据我的 EVM 测试：CLKout0 (CH1)和 CLKout4 (重新配置为 LVDS 以将我的 EVM 安装在 CH2上)和 CLKout4_5_DDLY=63以显示与同步事件的静音间隔。

    此致、

    Patrick