• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 153 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04616：关于数字系统时钟

admin
Guru**** 2511415 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/673346/lmk04616-about-digital-system-clock

器件型号：LMK04616

您好！

我知道 PLL2REFCLKDIV 寄存 器控制数字系统时钟的 PLL2参考时钟分频器值。 那么、数字系统时钟的用途是什么？

此致、

敏雪

  • 0
    TI__Guru**** 2511415 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    你好，敏雪-圣
    PLL2数字逻辑在启动时与一个内部引导振荡器一同运行、之后、引导振荡器被断电并且来自 PLL2输入的时钟被用于数字。 这样做是为了避免芯片中的不同频率、这可能会产生额外的杂散。 PLL2_RDIV 和 PLL2_REFDIG_CLKDIV 是并行路径。 PLL2_RDIV 分频器控制 PLL 的相位检测器频率、而 PLL2_REFDIG_CLKDIV 控制数字逻辑的频率。
    此致
    Puneet
  • 0
    TI__Guru**** 2511415 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Puneet-San、您好！

    我的理解如下。 正确吗？

    此致、

    敏雪

  • 0
    TI__Guru**** 2511415 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、敏雪-圣、
    绿色路径在 PLL2_REF_CLK 块之后。 这意味着、如果启用倍频器、则数字时钟的频率为2倍。
    此致
    Puneet