[参考译文] LMK03328：基准倍频器

您好，Kawai-San
请在下面查找我的意见：
Q1)。 我们是否仍可以将倍频器与输入时钟一起使用，而输入时钟的占空比失真要比0.5%还要差？
答：是的、倍频器仍可使用、但最坏的占空比会导致更高的基准杂散。

Q2)。 为了抑制这种杂散、您使用 R3和 C3意味着什么？ 我认为您需要拧紧环路带宽。 为什么不使用外部 R、C 组件？ R3和 C3就足够了？
答：所有这些都取决于所需的抑制级别以及哪些相位噪声是可接受的带内噪声。 降低带宽将导致 VCO 产生更多噪声、与不使用倍频器相比、这可能会导致最差的 rms 抖动。 另一方面、由于杂散处于基准频率、在 PLL 传输中使用较高阶的极点将更好地抑制基准杂散、而不会降低 PLL 带宽。
此致
Puneet