• 状态 Resolved
  • 已锁定 已锁定
  • 回复 6 回复
  • 订户 0 订户
  • 视图 295 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK03328：R12寄存器信息详细信息

admin
Guru**** 2542650 points
Other Parts Discussed in Thread: LMK03328

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/669343/lmk03328-r12-register-information-detail

器件型号：LMK03328

大家好、

我们对使用 LMK03328的客户的 R12寄存器有疑问。

请详细说明每个 R12.2、R12.1、R12.0的以下说明吗？

Q1)。 R12.2：什么是“始终开启时钟”？ 如果设置为“1”，表示输出时钟没有锁定到输入时钟吗？

Q2)。 R12.1：这两种设置有何区别？
这是否意味着 VCO 校准 PLL1和 PLL2运行...

"1"：同时(PLL1和 PLL2)
"0"：顺序(PLL1，然后 PLL2)

Q3)。 R12.0：我知道，要使设备正常运行，该位必须为“1”。 何时使用 R12.0 ="0"？

此致、

Kawai

  • 0
    TI__Guru**** 2542650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    它是~10MHz 内部数字系统时钟。 始终设置 AONAFETERLOCK=1以使内部数字时钟保持活动、而不管 PLL 锁定条件如何。 不要使用设置0；它是一个内部调试/测试位。

    2.你是对的。

    3.可以，如果您希望 PLL 在复位(硬复位或软复位)后自动启动，请始终将其设置为1。 如果要阻止 PLL 自动启动、则设为0 (在硬复位时仍从 EEPROM 加载寄存器、但不会启动 PLL 锁定序列)。

    Alan
  • 0
    TI__Guru**** 2542650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Alan - San、

    感谢您的回答。

    此致、
    Kawai
  • 0
    TI__Guru**** 2542650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Alan - San、

    我还有一个问题。

    对于 VCO 校准，使用 PLLSTRTMODE ="0"或"1"时，设置在特性或性能方面有何不同？

    使用"1"同步设置比使用默认的"0"顺序设置似乎更好。
    每种设置的优点和缺点是什么？

    此致、
    Kawai
  • 0
    TI__Guru**** 2542650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    PLLSTRTMODE=1更好、这是因为它将允许 PLL2独立于 PLL1锁定条件进行锁定、所以与 PLLSTRTMODE=0时相比、PLL2可以更快地锁定。 我看不到使用 PLLSTRTMODE=0的优势。

    此致、
    Alan
  • 0
    TI__Guru**** 2542650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Alan - San、

    感谢您的评论。

    客户提出一个问题。

    他使用以下条件进行了测试。
    PLLSTRTMODE =“1”：PLL 独立校准
    - SYNC_MUTE ="1"：同步期间将所有输出静音
    -使用 PLL2生成输出频率。
    但是、PLL1未被使用、被启用。

    在这种情况下、他没有任何输出、但是、当他更改 SYNC_MUTE ="1"->"0"时、他能够获得输出。

    根据该测试结果、由于 PLL1卡在同步条件下、器件正在将输出静音。

    您必须禁用未使用的 PLL 吗？

    此致、
    Kawai
  • 0
    TI__Guru**** 2542650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    是的、它们应该禁用未使用的 PLL。 这还将降低电流消耗。 它们还应关闭任何未使用的输出通道和分频器以降低电流。

    此致、
    Alan