[参考译文] LMX2571：FPD 最小值

admin

Other Parts Discussed in Thread: CODELOADER, LMX2571

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/692409/lmx2571-fpd-minimum-value

器件型号：LMX2571
主题中讨论的其他器件：CODELOADER、

你(们)好

我对相位检测器上的最小频率有疑问。相位检测器是否有任何最低频率限制？我的 R 计数器设置有问题。当我使用 R Counter = 12时、一切都正常、我在频谱分析仪上看到 Fout。但是、当我将 R 计数器设置为13及以上时、PLL 不起作用。我使用 CodeLoader 中的配置发送屏幕截图。我可能会与其他参数交叉吗？

此致
Mateusz

6 年多前

0 admin 6 年多前

TI__Guru**** 1828310 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Mateusz、

我建议您使用 TICSPro 软件；它是 CodeLoader 的升级版本。

看一下您的可编程设置、我没有发现任何问题。

我认为、这可能与环路带宽变得非常窄且由于相位检测器频率较低而未进行优化有关。如果相位检测器频率或电荷泵增益与环路滤波器最初设计的频率或增益发生显著变化、则不会很好地对其进行优化。

要测试此理论、请尝试增大电荷泵电流、并查看这是否可以解决问题。如果是、原因是电荷泵电流越高、相位检测器频率越低、校正效果就越好。

此致、

Dean

0 admin 6 年多前

TI__Guru**** 1828310 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Dean、感谢您的快速回答。一开始我们也有像您一样的理论、首先检查一下。我使用 LMX2571评估板做了更多实验、可以向您写出新的事实。当我关闭校准(FCAL_EN)时、LMX2571工作正常并允许对 FPD 进行解速率(在相同的 VCO 频率下)。这表明问题出在 VCO 校准序列中。我知道校准时间取决于 FPD、但我进行了大量测试、并且 LMX2571仍然无法进行校准。
很抱歉、我们对详细信息充满好奇、但我们计划使用此 IC 进行串行生产、我们必须知道 IC 的行为是否符合文档中的规定
此致、
Mateusz

0 admin 6 年多前

TI__Guru**** 1828310 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Mateusz、
听起来、如果您在 FCAL_EN=1时使用更高的相位检测器频率进行校准、那么它工作正常。

但是、如果您在 FCAL_EN=1时以低相位检测器频率进行校准、则会出现锁定问题。

但是、如果使用 FCAL_EN=1的高相位检测器进行锁定、则设置 FCAL_EN=0、然后降低相位检测器频率、它将保持锁定状态。

假设这种情况、它听起来像是 VCO 校准问题。 VCO 具有许多小频段、如果校准选择了错误频段、则会卡在那里。

相位检测器频率会影响状态机校准时钟。它可能变得太慢了。尝试以下操作：
将 R 分频器设置为16、以获得1.25MHz 的相位检测器频率。
设置 FCAL_SHIFT_RIGHT (R0[3：2])= 2。这将使状态机时钟增加4倍。此外、您还可以将该字设置为2、并将 R 分频器增大到32、看看这是否起作用。

从性能的角度来看、将相位检测器频率降低到这些较低的频率会影响 VCO 校准时间、PLL 相位噪声以及可能的杂散。

此致、
Dean

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMX2571：FPD 最小值