[参考译文] CDCM6208：用于 DSP MSMC SRAM 和 L2 SRAM 的 K2K 存储器配置

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/694334/cdcm6208-k2k-memory-configuration-for-msmc-sram-and-l2-sram-of-dsp

您好！

其中一个项目是，我使用 CDCM6208生成双扩散 PLL

时钟.我已将 Y_1设计为156.25MHz、Y_2设计为156.25MHz、 Y_3设计为

125MHz、 Y_4为125MHz、Y_5为100MHz、Y_6为100MHz、Y_7为100MHz 和、 Y_8

为25MHz。我是否选择了正确的输出引脚值？？。 我的主频率是25MHz ... 我能否在输出端生成相应的频率？