• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 232 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04616：相位噪声数据

admin
Guru**** 2511415 points
Other Parts Discussed in Thread: LMK04616

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/689463/lmk04616-phase-noise-data

器件型号：LMK04616

您好！

我们在单 PLL (PLL2)模式下运行 LMK04616。 LMK 的基准时钟输入应来自低噪声 TCXO。 请提供输出时钟处的相位噪声

105MHz

参考时钟相位噪声如下所述。 载波频率、100MHz 和以 Hz 为单位的偏移频率：-

100、-107
1000、-130
10000、-148
100000、-151
1000000、-155

配置如下所示：-

  • 0
    TI__Guru**** 2511415 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Ayesha、
    您能否检查您上传的配置？ 这似乎不起作用。
    您是否对 PLL 有特定的带宽要求？
    您能否分享您的目标规格、以便我们团队的专家在必要时调整配置？

    此致、
    Patrick
  • 0
    TI__Guru**** 2511415 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    要求如下
    输入(CLKin0)：LVDS 100MHz
    输出请求：105MHz 和10.5MHz
    目标 PLL 环路带宽：200kHz (根据 VCO 相位噪声决定)。 可修改)
    工作模式：仅 PLL2模式
    VCO 频率：5880MHz
    PFD 频率：10MHz

    需要获取@ 105MHz 和10.5MHz 的相位噪声图
  • 0
    TI__Guru**** 2511415 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Ayesha、
    感谢您的分享！
    我将返回该图。

    此致、
    Patrick
  • 0
    TI__Guru**** 2511415 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Ayesha、

    感谢您的等待。

    在这里的相位噪声图中、对于该配置、您可以预期大约为150fs。

    此致、

    Patrick