• 状态 Resolved
  • 已锁定 已锁定
  • 回复 10 回复
  • 订户 0 订户
  • 视图 306 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2594：相位变化

admin
Guru**** 2562020 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/687526/lmx2594-phase-changing

器件型号：LMX2594

您好！

  我对相位变化有疑问。 我们希望在非常短的时间内扫描相位。 我注意到、每次我们更改相位时、我们都需要对寄存器0进行编程来校准。 我们可以摆脱校准吗？ 该芯片能否在几 ns 内完成相位变化？ 更改相位的最快时间是多少？

谢谢

  • 0
    TI__Guru**** 2562020 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    尊敬的 Feiran：

    感谢您的参与。 让我尽快回答这个问题。

    此致、Simon。
  • 0
    TI__Guru**** 2562020 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    尊敬的 Feiran：

    我假设您锁定在特定频率上、并且您正在尝试更改相对于基准的信号相位。

    如果将器件置于 FRAC 模式(MASK_RESET_N=1)、则可以更改相位。 然后、您启用混频种子(MASK_SEED_EN=1)并使用混频种子条目(MASK_SEED)在 DS 中发送一次性值。 每次写入时、此数字将在 DS 引擎中增加一个时钟周期、从而改变 DS 的相位、进而改变信号的相位。 每次添加数字(执行写操作)时、都会动态更改相位。

    在这种情况下、您无需重置重新校准器件。

    但愿这对您有所帮助。

    此致、Simon。
  • 0
    TI__Guru**** 2562020 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Simon、

    感谢您的快速响应。 现在、我可以摆脱相位变化的校准。 但是、相位变化可以稳定多久、例如从0度到15度？ 从我的测量值来看、大约需要5us。 相位能否在几 ns 内保持稳定？

    最棒的
    Feiran
  • 0
    TI__Guru**** 2562020 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    尊敬的 Feiran：

    相位的趋稳和变化主要取决于环路的动态。 我没有数字、但我可以肯定地说是用 ec 范围而非 nsec 范围。 它还取决于您的稳定标准...

    假设环路带宽为200kHz、我想稳定时间大约为20us ...

    但愿这对您有所帮助。

    此致、Simon。
  • 0
    TI__Guru**** 2562020 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您是不是说当我向 PLL 寄存器写入 MASK_SEED 时、PLL 将在一个 OSC 时钟周期后开始移相。 那么相位在大约20us 后将保持稳定？ 因此、更改相位的总时间大约为(20us + OSC 时钟周期)？
  • 0
    TI__Guru**** 2562020 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Feiran、

    这是将发生的情况。 一旦您发送混频种子、运行于的 Δ-Σ 计算器现在将具有不同的状态、这将为 PLL 创建不同的相位关系、现在、环路必须动态锁定到此新相位。 环路速度由 PLL 的环路带宽控制。

    例如、200kHz 的 LBW 可能需要以秒为单位的4/200e3 (20usec)

    但愿这对您有所帮助。

    此致、Simon。
  • 0
    TI__Guru**** 2562020 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    是否有任何具有相位同步功能的 PLL 可以在 nsec 内锁定相移？ TI 是否拥有这种产品？
  • 0
    TI__Guru**** 2562020 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Feiran、

    对于 PLL、以 nsec 时间范围内的相位变化并不是很实用。 速度非常快的 DAC 可以实现这一目的、而 TI 拥有这些功能。

    我希望这对您有所帮助、

    此致、Simon。
  • 0
    TI__Guru**** 2562020 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    谢谢你。 有道理。
  • 0
    TI__Guru**** 2562020 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    不用客气。 如果没有错误、TI 的 DAC 最高可达9GHz。 请检查他们的产品。 此致、Simon。