• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 200 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04610：数字输入和输出的电压电平

admin
Guru**** 2527710 points
Other Parts Discussed in Thread: LMK04610

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/688079/lmk04610-the-voltage-level-of-digital-input-and-output

器件型号：LMK04610

大家好，在 LMK04610的数据表中，LMK04610的 VDD_IO 可以提供3.3V 电压。  这意味着 STATUS0、STATUS1、SYNC、SCL、SCS、 SDIO、RESETN 和 CLKIN_SEL 引脚可以连接 到 FPGA 组，该组提供3.3V 电压？ 或者我需要 FPGA 3.3V 组上的分压器电阻和1.8V 的电源 VDD_IO 吗？  

谢谢

  • 0
    TI__Guru**** 2527710 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    尊敬的 Dan：

    根据 D/S 运行条件、Vdd_IO 电源可设置为3.3V、因此您可以使用3.3V 兼容接口连接所有信号、例如 FPGA 上的3.3V 组。

    我可以看到您为什么提出这个问题。 有关3.3V 时 VDD_IO 的信息很少。

    我已向该器件的专家发送请求、以查看是否缺少其他注意事项。

    感谢您的耐心等待、

    此致、
    Simon。
  • 0
    TI__Guru**** 2527710 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Dan、您好！

    请遵循数据表、输入端不允许3.3V 电平。 请使用电阻分压器减小摆幅。

    此致

    Puneet

  • 0
    TI__Guru**** 2527710 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    谢谢！