This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/717774/lmk04208-measurement-request-for-phase-noise-at-lvds-setting
你(们)好
我的客户 遇到 LMK04208的相位噪声问题。 他们发现杂散不符合他们的规格。
他们希望比较我们的参考数据。 您能否使用我们的 EVM 测量 OUT0在 LVDS 设置下的相位噪声？
客户结果如下、
穆克
Noel-San、您好！
您的配置是什么？
->请参阅随附的 TIC_Pro 设置文件。
e2e.ti.com/.../TICS_5F00_Pro_5F00_setting_5F00_-LMK04208.xlsx
两个 PLL 是否都锁定了？
->是的，他们确实做到了。
您使用了哪种电源？
->客户使用3.3V 电压。
此外、我将通过电子邮件直接向您发送客户原理图。
谢谢
