This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCM61001:振幅的输出差分时钟波形异常?

Guru**** 2553450 points
Other Parts Discussed in Thread: CDCM61001

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/715375/cdcm61001-output-differential-clock-waveform-of-amplitude-is-abnormal

器件型号:CDCM61001

你(们)好

我的客户检查波形的差分时钟,他认为振幅太大,

他想知道, 这个输出结果是正常的吗?

您能提供一些建议吗? Thx。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Bryan、

    您有原理图吗?
    客户设置了哪种输出格式?
    它是否锁定?
    信号是在哪里探测的?
    请提供尽可能多的信息、以便我们能够帮助集思广益。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Noel 您好:

    客户设置了哪种输出格式?  用于 DDR4的200MHz 差分时钟参考 时钟。

    信号是在哪里探测的? CDCM61001 IC 输出引脚

    原理图:

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Bryan、

    R1245 - 1248的值不正确。 有效电阻应为50Ω Ω、现在为500Ω Ω。  

    这些电阻器应放置在靠近接收端的位置 探测信号时、也应在接收端进行探测。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Noel 您好:

    感谢您的回复。

    我的客户将电阻改为100欧姆,对吧? 或必须更改为50欧姆。

    另一个问题、该波形是否正常?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Bryan、

    波形看起来要好得多。

    您是否已将所有四个电阻器更改为100Ω Ω?

    接收器的 VCM (共模输入电压)是多少? 从原理图中可以看到、偏置电压仅为0.6V、这是有意设计的吗?

    50Ω Vcm 为1.2V、则使用单个 k Ω 上拉电阻器代替分压器。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Noel 您好:
    是的,所有四个电阻器都为100欧姆。
    我的客户依赖于设计中的 Xilink FPGA、他们的演示板电阻为1k 欧姆、他们不确定0.6V 的原因。

    因此、他想知道、这四个电阻器是否主要设置为偏置电压?
    为什么1K 和100欧姆的电阻会导致输出波形出现如此大的差异?
    TI 如何计算有效电阻?
    他想知道这是如何计算的?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Bryan、

    差分信令和终端要求可在以下位置找到: www.ti.com/.../snla187.pdf