[参考译文] LMK62E0-156M：ADC 的时钟电路

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/730574/lmk62e0-156m-clock-circuitry-to-adc

您好！

我的项目是设计 ADC 接口原型、我对 LMK62E0-156M、LVPECL 输出感兴趣(我也在考虑更高频率的输出)。

ADC 需要非常低的抖动、因此我认为 LMK62E0是作为 ADC 时钟源的最佳解决方案之一。 当我在 ADC 数据表中看到参考设计时、时钟电路如下图所示。

当然、该参考设计中的 Y1是一个通用 XO、我刚刚通过 LMK62E0-156M 进行了配置、无需考虑。 从上面的设计中、我的问题是我是否真的需要变压器。

ADC 为时钟信号提供了通用电压基准、因此时钟必须进行交流耦合-这可通过交流耦合电容器(上图中的 C57和 C58)实现。 从这个意义上讲、我不了解变压器在上述配置中的作用。  

(1)如果我仅将 LMK62E0-156M 的 LVPECL 输出与端接电阻器(R20和 R21)和耦合电容器(C54和 C55)一起使用来提供 ADC 时钟源、是否存在任何问题？

(2)如果 Q1是可行的、哪种配置有助于提供最低抖动？ (带或不带变压器)

如果能提出一些意见或建议，将不胜感激。