• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 469 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04828：不同芯片上的相位噪声问题

admin
Guru**** 2559900 points
Other Parts Discussed in Thread: LMK04828, DAC38J84

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/727384/lmk04828-problems-with-phase-noise-on-different-chips

器件型号：LMK04828
主题中讨论的其他器件： DAC38J84

在过去几年中、我在许多设计中成功使用了 LMK04828。  在我最近的设计中、我对相位噪声有非常严格的要求、因为对于2457.6MHz 的时钟、在30kHz 偏移时、时钟输出必须至少为-100dBc/Hz。  我首先注意到这个问题、因为我使用 DCLK6作为分频基准来驱动我的 LO PLL 芯片、并且在我的 LOS 上看到过多的相位噪声。  我返回查看我的分频基准(LMK DCLK6产生的122.88MHz)、并注意到该分频信号上似乎存在过多的相位噪声。  然后、我继续将 LMK 配置为在输出上无分频、以便查看 LMK 的锁相内部 VCO0、并注意到同一电路板的两个不同组件中的相位噪声大约差10-15 dB (间隔数月)。  最后、为了证明一点、我将 PLL 电荷泵置于保持模式、并在两个不同的电路板上测量不同 LMK 芯片的相位噪声。  所示为差异。   我在我的所有4块新电路板上都看到了这一点、因为我的旧电路板(由去年获得的芯片构建)没有出现这种增加的相位噪声。   两个芯片的配置完全相同。

我对 TI 的问题是： 这些芯片的相位噪声是否会因批次而出现这种预期变化？  目前、我无法配置任何板来满足 LMK 数据表中显示的"典型"图。  是否有其他一些解释说明可以在这里发生什么？

  • 0
    TI__Guru**** 2559900 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    好的、我将器件换用为不同的生产日期代码、仍然看到如上所示的相位噪声降低。 以这种方式影响相位噪声的还有哪些因素？ 相位噪声越高、与我的电平板(是的、我有多个用于 DAC 和 ADC)显示的内容更加一致。
  • 0
    TI__Guru**** 2559900 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Dan、您好！

    显然、VCO 性能是这两个器件之间的差异。  您可以在 IC 上共享生产日期代码吗？

    现在、当您不处于三态时、环路带宽是多少、基准的质量如何？  我预计30kHz 相位噪声将由 PLL 主导、VCO 噪声将衰减。  尽管 VCO 可能仍会在30kHz 下产生一些噪声、因为滤波器不是砖墙、尤其是当 VCO 噪声高于正常值时。

    73、
    Timothy

  • 0
    TI__Guru**** 2559900 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Timothy、

    两个生产日期代码为：

    错误：740J8FUG3、6AATVBUG3 (我的板)

    良好：51AU60UG3 (DAC38J84评估板)、5CCFE3G3 (我的板)

    我们看到一个相位噪声从1KHz 开始、一直到明显极点可能为100-200kHz 的位置、这是我们的粗环路带宽。  我甚至决定查看 VCO 相位噪声的原因是、您可以在环路带宽之外看到、两相位噪声(如果相同、则应同时出现)比环路带宽差8到10dB。

    我已经检查了电荷泵2滤波器上的所有组件、它们看起来是正确的值、所以我有点被骗了。  我开始查看我的3.3V 稳压器、看看它是否以某种方式注入了一组噪声、但到目前为止、我们看不到任何戏剧性的事情。  这些器件上是否还有其他可能遗漏的内容(可能是一个机密的 VCO 相位噪声改进寄存器？ ;) )。   

    我将返回并查看这两个板上的基准振荡器、看看是否也会有一些差异、因为 PLL 应该在环路带宽内进行相当好的跟踪。

    感谢您提供的任何其他指导！

    Dan

     

  • 0
    TI__Guru**** 2559900 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    所以，找到了罪犯，但不明白。  这两幅图之间的唯一区别是、在更好的相位噪声图中、从 LMK 到 FPGA 的 SYNC 引脚已断开连接。  噪声与是否启用 SYNC 无关。  有什么想法吗？

  • 0
    TI__Guru**** 2559900 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    FPGA GPIO 引脚与 SYNC 引脚之间可能存在噪声、这可能导致片上耦合到附近的 VCO 电路。

    如果您仍然希望使用 SYNC 引脚功能、可以尝试在 SYNC 引脚上添加一个噪声旁路电容器(接地)。 或在 FPGA GPIO 引脚和 SYNC 引脚之间插入铁氧体磁珠。

    Alan