This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDC3RL02:主时钟输入(MCLK_IN)的规格

Guru**** 2582405 points
Other Parts Discussed in Thread: CDC3RL02

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/724731/cdc3rl02-the-specification-of-master-clock-input-mclk_in

器件型号:CDC3RL02

我已下载 CDC3RL02数据表修订版2018年8月、该数据表仍显示最低 -0.3V 的 MCLK 绝对最大额定值。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    ABS 最大额定值和建议运行条件并不矛盾。

    有关绝对最大额定值和建议运行条件之间的差异、请参阅数据表中的注(1)。

    "(1)应力超出绝对最大额定值下列出的值可能会对器件造成永久损坏。 这些是应力额定值
    这并不意味着器件在这些条件下或在超出建议条件下的任何其他条件下能够正常运行
    运行条件。 长时间处于绝对最大额定值条件下可能会影响器件的可靠性。"

    Alan