• 状态 Resolved
  • 已锁定 已锁定
  • 回复 11 回复
  • 订户 0 订户
  • 视图 397 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCM6208：LVDS -直流与交流规格

admin
Guru**** 2560390 points
Other Parts Discussed in Thread: CDCM6208

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/678822/cdcm6208-lvds---dc-vs-ac-specifications

器件型号：CDCM6208

我发现数据表规格 VCM-AC 和 VCM-DC 令人困惑。

假设1.80V VDD_yx_YY、VCM-dc 为1.67V (1.80V - 0.13V)、输出正峰值将高于 VDD_yx_YY。 这一结论可能是由于我对规范的误解造成的。 请您澄清一下吗？

OTOH VCM-AC 规格为 VDD_yx_YY-0.76V、这意味着1.04V (VDD_yx_YY = 1.80V)。 是否有可能在数据表中交换交流和直流规格？ 1.04V VCM 将允许输出驱动 LVDS 输入、而无需交流耦合。

非常感谢您的参与。

  • 0
    TI__Guru**** 2560390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Elder Costa17、您好！
    我们的此器件专家将澄清您的问题。

    此致、
    Patrick
  • 0
    TI__Guru**** 2560390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Patrick、

    我很期待这件事、因为我依靠它来完成设计。

     我`s 到那里后、我将发布原理图以供审核、如果这样做是正确的。

    谢谢。

    较旧。

  • 0
    TI__Guru**** 2560390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、有什么关于这个问题的提示吗？

    我随附了原理图以供查看。 我假设可以在没有交流耦合的情况下直接连接、但我确实需要您对此进行输入。

    具有直流偏置的电容器和终端器会增加复杂性、我希望尽可能避免这种情况。

    为了实现这一目的、我们将通过 CDCUN1208时钟缓冲器连接五个输出、其中两个输出连接到 FPGA (内置终端器)、一个输出连接到 D/A

  • 0
    TI__Guru**** 2560390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    全民投票。 底线是 CDCM6802是否支持以下连接、如果是、VCM 是什么。

  • 0
    TI__Guru**** 2560390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    缺少答案是否暗示了我要做什么是不可能的？

  • 0
    TI__Guru**** 2560390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Elder
    差异在测试条件下。 VCM-DC 是使用50 Ω 片上终端测量的、而 VCM-AC 是使用交流耦合和接收器终端测量的。 请参阅规格表中的测试条件。
    我建议使用 IBIS 模式来仿真您的负载条件。
    此致
    Puneet
  • 0
    TI__Guru**** 2560390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Puneet。

    是的、我知道这些规格与测试条件相关。 问题是、在如何部署芯片方面、它没有太大帮助。 至少对我没有帮助。 数据表和开发板文档并未提供有关特定实施的大量信息。 我使用它来为一个相当低频的采集系统提供干净的时钟；也许对于电信用户来说、芯片似乎是针对它的、这是更有意义的。

    宜必思模拟现在已成为问题、我现在缺乏知识和时间来学习如何实现它。 我将根据我在途中阅读的一些文档向时钟接收端添加交流耦合。

    尽管如此、我仍希望获得有关上述原理图的一些反馈、以确保我没有错过任何重要的内容。

     此致。

    较旧。

  • 0
    TI__Guru**** 2560390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Elder、
    请注意、类似 CDCM6208 LVDS 的驱动器是具有低摆幅的 CML 结构、而不是真正的 LVDS 驱动器。 这就是数据表显示这些测试条件的原因、这些测试条件仅用于匹配 CML 驱动器。
    VCM-AC 表示偏置电压仅来自驱动器、但 VCM-DC 表示偏置电压结合了驱动器和负载的影响。
    您选择的交流耦合是安全的、并且推荐在数据表中使用。

    此致、
    肖恩
  • 0
    TI__Guru**** 2560390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、Shawn、感谢您的评论。

    上面第四个帖子中的原理图如何？ 我想确保我的基地都有。 具体而言，我用1.8V 电压为其供电，因为数据表在性能方面对 VDD_*没有区别。 我将交流去耦放置在靠近端接的位置、如另一篇关于 CDCUN1208的文章中所示。

    谢谢你。

  • 0
    TI__Guru**** 2560390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Elder、
    1，I2C SDA 和 SCL 需要上拉电阻器、例如1k Ω 至1.8V 电源。
    2，当 DVDD = 1.8V 时、确保引脚 SDA 和 SCL 上的输入电压处于(-0.5V ~ 2.45V)范围内。(数据表规格 在7.3建议运行条件中)
    3、如果您关注由不同时钟输出频率引起的杂散、请考虑隔离时钟输出电源(VDD_Y*)。
    相同的频率可以共享一个滤波电源路径。

    此致、
    肖恩
  • 0
    TI__Guru**** 2560390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、Shawn、

    感谢您的回答。

    关于1和2、CDCM 已在1.8V I2C 总线中、上拉电阻在另一页中。

    关于3、感谢提示、我将分离 DVDD。 FWiw 频率为5MHz (6个输出)和40MHz (2个输出)。

    BR、

    较旧。