• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 127 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK00105：LVDS 输入的交流耦合

admin
Guru**** 2526920 points
Other Parts Discussed in Thread: LMK00105

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/679257/lmk00105-ac-coupling-with-lvds-input

器件型号：LMK00105

大家好

如果我们问 LMK00105、您会介意吗？


对于与 LVDS 输入进行交流耦合的情况、没有推荐的原理图。(差分输入)
如果您有的话。 请分享。


相关的 ，是否可以在交流耦合后配置100欧姆的终端电阻器？
因为我们假设 CLKIN+和 CLKIN-之间存在0.3V 的电压差。


我们希望在  数据表上确认电气特性的 VCM。
我们假设 VCM 范围较小、因为输入更大。
它似乎 是有目的的。 我们的认可是否错误？

此致、

平塔卡松本

  • 0
    TI__Guru**** 2526920 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    尊敬的 Matsumoto：

    感谢您的参与。 这些是好问题。

    www.ti.com/.../scaa059c.pdf

    上面的链接是有关如何交流耦合 LVDS 等不同信号的指南。 我相信您会发现它很有用。 在接收端、您需要确保输入具有正确的共模。 我们的器件具有内部共模设置。 请参阅用户指南、原理图中没有针对共模的偏置。

    您可以在交流耦合之后放置100欧姆端接、但请确保 LVDS 驱动器可以在这些条件下工作。

    数据表指定了当输入信号较大时上升的共模。

    我希望这对您有所帮助、

    此致、Simon。