• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 214 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCE913：实际电路板上测得的牵引范围与建议表达式计算得出的范围不同。

admin
Guru**** 2587935 points
Other Parts Discussed in Thread: CDCE913

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/750383/cdce913-pulling-range-measured-in-actual-board-was-different-from-that-calculated-by-suggested-expression

器件型号：CDCE913

e2e.ti.com/.../2757988

在上面的线程中、我听说 CDCE913的牵引范围可以通过以下表达式计算。

 牵引度(ppm/pF)= C1 * 1e6/[2 *(C0 + CL)^2]
 牵引范围(ppm)=牵引度* CL

因此、我选择了一个低于晶体的晶体。

 CL：8pF
 C0：1.3pF
 C1：5.08 FF
 ->牵引度= 29.4 (ppm/pF)
   牵引范围= 235 (ppm)

然后、我用它替换了电路板上的晶体、并测量了牵引范围。
(我是如何测量它的、如上面的线程所述。)
因此、它的牵引范围为133ppm。
它与计算值有很大不同。

[第一个问题]
我认为"寄生电路板电容"可能主要影响结果。
这是否正确？
如果有任何其他因素影响结果、请告诉我。

[第2个问题]
如果它影响结果、它的值应该被插入到上面的表达式中的哪个位置？
 Ex)牵引度(ppm/pF)= C1 * 1e6/[2 *(C0 + CL + Cpar)^2]
   (Cpar：寄生电路板电容)

[第三个问题]
为什么"TI 时钟专业版"的"牵引范围图"中显示的"晶振"单位为"FF"？
在上面的线程中、我听说"晶体"是指目标晶体的"负载电容"。
如果是、我认为该单元应为"pF"。


此致

  • 0
    TI__Guru**** 2587935 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    1.是的，Cpar 可能是问题所在。
    2.我不这么认为。 晶体的可牵引性是由晶体内部规格(C0、C1、CL_TARGET)单独定义的固有参数、不包括晶体看到的"有效"或实际负载电容(Con-chip + Cpar)。 由于实际负载电容和寄生效应中的非理想性/不匹配、实际的牵引度将低于晶体的固有牵引度。
    3、是的、这是一个拼写错误-它应该是您所说的"pF"。

    Alan
  • 0
    TI__Guru**** 2587935 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢！
    问题1和问题3已解决。


    >晶体的可牵引性是由晶体的内部规格(C0、C1、CL_TARGET)单独定义的固有参数、
    >、它不包括晶体看到的"有效"或实际负载电容(Con-chip + Cpar)。

    很抱歉我的知识不好。
    什么是"Con-chip"？
    这是 Timothy T 在前一个主题中提到的吗？ >>"注意 CDCE913本质上增加了~1.5pF 电容。"
    e2e.ti.com/.../2741913


    >由于实际负载电容和寄生效应中的非理想性/不匹配、实际的牵引度将低于晶体的固有牵引度。

    如果晶体是通过上述表达式计算出的最宽牵引范围、那么它实际上也是最宽的牵引范围吗？
    我想知道如何在考虑 Cpar (和 Con-chip)的情况下计算牵引度。
    因为我想知道我们的晶体选择是否最优化。


    此致

  • 0
    TI__Guru**** 2587935 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Clon-chip = CL1*CL2 /(CL1+CL2)在 SCAA085A 的第3.2节中讨论。 它是由 Vctrl 引脚调整的片上可变电容器(变容器)。

    拉电流范围(ppm)= C1/2 *(CLmax - CLmin)/((C0 + CLmax)*(C0 +CLmin))* 1e6
    其中
    - CLmax 和 CLmin 是可提供给晶体的最大和最小负载电容。
    - CLmin = Clon-chip@Vctrl_min + Cpar
    - CLmax = Clon-chip@Vctrl_max + Cpar

    回想我之前的主题回复： e2e.ti.com/.../2757988
    "对于晶体1、中心目标 CL 为8pF。 Vctrl 中的变化被转换为变容值的变化、从其中心目标 CL 值(8pF)到2.4pF (0.3 x 8pF)和10.4pF (1.3 x 8pF)的角、总增量为8pF。 "
    在晶体1的上述情况下(CL_TARGET = 8pF)：
    - Clon-chip@Vctrl_min = 2.4pF
    - Clon-chip@Vctrl_max = 10.4pF

    我相信我在这一问题上已经尽了我所能的一切努力。

    Alan
  • 0
    TI__Guru**** 2587935 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    > Clon-chip

    我误解了它是指"con""chip"。
    谢谢！


    >拉电流范围(ppm)= C1/2 *(CLmax - CLmin)/((C0 + CLmax)*(C0 +CLmin))* 1e6
    >其中
    >- CLmax 和 CLmin 是晶体可提供的最大和最小负载电容。
    >- CLmin = Clon-chip@Vctrl_min + Cpar
    >- CLmax = Clon-chip@Vctrl_max + Cpar

    在该表达式中为 Cpar 分配5pF 作为测试、计算值和实际值几乎相同。
    我们将检查 Cpar 的实际值。
    感谢您的善意帮助！

    此致