请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LMX2594 我一直在使用 pllatinumsim 软件，我有一个参考设计，其中我设置了 Fosc=80MHz，启用了 OSC_2x，FPD =160MHz，15mA=ICP，环路带宽~440kHz。
锁定时间要求<=10us！
目前、该参考设计告诉我、我应该能够实现10.7us 的模拟锁定时间(没有 CAL)。
我一直在设计无线电原型上安装的合成器，我正在通过串行端口进行交谈。
我们开发的第一个软件是使用“部分辅助”CAL，但我在示波器上测量了~ 200us 的锁定时间，从10750Mhz 步进至9375Mhz。
我决定实施“完全辅助”CAL，但我仍然远离锁定时间要求。
在运行 FCAL 之前、我在 VCO_SEL、VCO_DACISET、VCO_CAPCTRL、PLL_N、PLL_DEN、 PLL_NUM、到目前为止我获得的最佳锁定时间为40us。
据我所知、FCAL 使用两种算法执行校准。 一个用于提升 Vtune 和内部振幅算法以优化相位噪声的放大器。
在这一阶段、我不确定这是不是来自 FCAL 流程的限制、还是可以实现更好的效果。
