您好!
我们正在 定制板中使用 BQ32002 RTC。 当电路板断电一天并在第二天再次通电时、延迟时间为5秒。
如何纠正此计时延迟?
谢谢、
Sharmila
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
如果 RTC 每天慢5秒、则转换为大约-58ppm 的初始频率误差(=-5秒/天/ 86400秒/天)。 根据这一粗略计算和前面描述的校准流程、尝试编程 S = 1和 CAL = 14来增加频率并校准标称条件下的初始误差。
如果您知道晶振的频率与温度特性曲线、则可以使用附近的温度传感器查找来自标称温度条件的+/-频率偏移、然后通过调整标称条件下初始 CAL 设置的 CAL 值来补偿与温度相关的偏移。
Alan
请参阅随附的使用 MCU 的一些补偿方法、以供您考虑。 您还可以在 Google 上搜索"RTC 补偿"以了解其他想法。
Alan
在数据表的表6.5中、RTC 的预校准精度为+/-35ppm (典型值)。
+/-35ppm * 3600秒/小时* 24小时=+/-3.03秒
根据表6.5中的注2:使用参考板设计和 KDS DMX-26S 表面贴装32.768kHz 晶体测量典型精度。 电路板设计和晶体部分的变化会导致不同的典型精度。
Kds DMX-26S 频率容差可为+/-20ppm (25°C 时)提供+/-35ppm 的预校准精度规格。 因此、剩余的+/-15ppm 误差可能是由器件和电路板的负载电容变化引起的。
如果您在电路板中看到一致的时间滞后(-5 s ->-58 ppm 预校准精度)、则表示晶体看到的有效/实际负载电容高于 C_Load (12pF?) 您的晶体模型指定的。
您是否注意最大限度地减小晶体网络上的 PCB 杂散电容? 您可以尝试最大程度地减小杂散电容的因素:
此外、请检查晶振频率容差规格是否为+/-20ppm 或更低;否则、这可能会导致比我们通常在数据表中指定的频率误差更高的预校准频率误差。
最后、如果您重新设计晶体布局以减少杂散电容、则可以对其进行过度处理、并使实际 负载低于晶体的 C_Load 规格;在这种情况下、您可以看到一致的时间超前(+ ppm 误差)、而不是时间滞后。 因此、您可以考虑添加尝试使用外部修整电容器(DNP 最初)来测试不同的晶体修整电容器值、直到您能够获得数据表典型规格内的预校准精度。
Alan