请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LMK04828 主题中讨论的其他部件：ADS42JB69、 ADS42JB69EVM
需要一些帮助来解决设置 SYSREF 和 SYSREF 路径的初始同步问题。 硬件配置使用连接到 FPGA 板(不是 TI 测试板)的 ADS42JB69 EVM (将 LMK04828用作时钟器件)。
目标是使用 SPI 编程(寄存器0x13E 触发器)将 SYSREF 设置为脉冲发生器模式。 尝试基本上遵循数据表中第9.3.2.1.1节的步骤。 然而、在这个初始化过程中、一个 SYSREF 脉冲从有源 SDCLKout 输出中流出。 这是预期的吗？ 我们的印象是、设置 SYSREF_CLR = 1会在这些步骤中阻止任何 SYSREF 输出。
此外、我们还尝试使用 SPI 脉冲发生器模式来触发此初始同步。 数据表中的步骤使用 SYNC 引脚并使用 SPI 来切换引脚极性。 这很重要吗？
随附的是用于设置此设置的 LMK 命令的文本文件。 我们非常感谢您的任何建议。
