• 状态 Resolved
  • 已锁定 已锁定
  • 回复 6 回复
  • 订户 0 订户
  • 视图 760 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2572：不良杂散频率

admin
Guru**** 2573705 points
Other Parts Discussed in Thread: LMX2572, LMX2594, LMX2582

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/703933/lmx2572-undesired-spurious-frequency

器件型号：LMX2572
主题中讨论的其他器件： LMX2594、 LMX2582

我的客户发现 LMX2572存在以下问题：

它是正确的载波频率、但我发送的图片中存在不需要的杂散频率(偏移至20kHz)。 它具有100MHz 振荡  器、评估套件中的 LMXPreR = 9、Multiplier = 7、N = 41.14311、因此相位检测频率为77.77777MHz、整数边界频率为11.13111MHz 偏移到载波。 我想知道、频率与载波的偏移为20kHz、这是为什么 它出现、以及如何减小它们。



您能解释一下他为什么会看到这种情况吗？

感谢您对此的帮助！

Richard Elmquist

  • 0
    TI__Guru**** 2573705 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Richard、
    我们的 PLLatinum Sim 工具是一款非常有用的软件、可用于了解杂散电平。

    在这种情况下、您似乎正在使用可编程乘法器来尝试避免杂散。
    请注意、3200.02MHz 不接近于相位检测器频率的倍数、因此这很适合杂散。

    但是3200.02接近于100MHz 输入频率的倍数。 PLLatinum sim 将其称为 Fout%Fosc 杂散和 Fvco%Fosc 杂散。 请注意、频率为3200.02 % 100 = 20kHz。

    该器件的可编程输入乘法器可有效降低20kHz 时的杂散、但不能完全消除杂散。

    此致、
    Dean
  • 0
    TI__Guru**** 2573705 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    在我发送的图片中、fout%fosc 仅30dbc 到载波、并且还有更多杂散、这些杂散是载波20kHz 偏移的倍数。 在大多数用途中、我尽力避免 PLL 的整数边界杂散、如果我需要一个固定振荡器的精细步进频率发生器、这似乎是无用的。
    此外、当我用 Hitite (现在是 ADI) PLL 芯片(例如 hmc833)组成我的系统时、没有 fout%fosc 杂散。 那么、fout%fosc 在 LMX 芯片中是特别的吗？ 如何减少它们？
  • 0
    TI__Guru**** 2573705 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    fout%fosc 仅为-30dBc 至载波、还有更多杂散是20kHz 偏移至载波的倍数。 在大多数用途中、我尽力减少 PLL 的整数边界杂散、如果我需要一个在系统中具有固定振荡器的精细步进频率发生器、这似乎是无用的。
    此外、当我使用 Hitite (现在是 ADI) PLL 芯片(例如 hmc833)构建我的系统时、不会出现 fout%fosc 杂散。 那么、fout%fosc 杂散在 LMX 芯片中是否很特别？ 如何减少它们？
  • 0
    TI__Guru**** 2573705 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Richard、

    我通常会在-60范围内看到 Fout%Fosc 杂散和 Fvco%Fosc 杂散、因此-30看起来有点高、可能有些东西是关闭的。 主要的是、您可能会发现 Fosc 信号的性质会影响杂散。 例如、您可能会发现、像 LVDS 这样的低振幅、高转换率信号可以改善这些杂散。

    如果它不是 OSCin 信号的问题、还应确保振荡器和输出之间没有噪声耦合路径。 例如、如果您有一个频率为100MHz 的 XO 直接连接到与 LMX2572相同的 Vcc、但没有串联电阻/电感、这可能会使杂散能量复杂化。 此外、LMX2572输出应该没有上拉电阻、我想确认这一点、因为 LMX2582和 LMX2594等其他一些"可引脚分配"姐妹器件需要该上拉电阻。 如果输出端具有该上拉电阻器、则应移除 LMX2572的该上拉电阻器。

    每当您在同一个裸片上将物体集成在一起时、就会看到串扰乘积杂散。 HMC833具有良好的杂散、因为它是一个多芯片封装、但也有许多其他缺点(电流、尺寸、成本...)。

    此致、
    Dean
  • 0
    TI__Guru**** 2573705 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    我注意到、lmx2572不需要外部上拉组件、而 lmx2594需要外部上拉组件。 我和您在上面注意到的技巧一样、当我将振荡器配置为 LVDS (AC 耦合)时、发现杂散减少了超过30dB、但当振荡器作为 LVPCEL (AC 耦合)工作时、杂散会变得更糟。 那么、当我为 lmx2572设计参考振荡器电路时、是否需要注意一些要点？
    实际上、我使用 LMx2572设计新电路、但不使用 HMC833来设计 HMC833、因为它的尺寸更大、功耗更高。 最后、杂散规格比功耗或对我而言意味着的封装要重要得多。
  • 0
    TI__Guru**** 2573705 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好 Richard、

    您是说您的100MHz 参考时钟可在 LVDS 和 LVPECL 之间配置吗？
    我倾向于同意、LVDS 输入可能产生的 fout%fosc 杂散更少、因为使用 LVDS 时 fosc 的幅度更小。
    您还可以尝试将 LMX2572输入配置为单端(寄存器 R5[12])。 正如 EVM 用户指南中所示的默认 EVM 配置。 我的观察结果是、通常情况下、单端输入会返回较小的杂散。