This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCE937:关于 CDCE937相位同步

Guru**** 2380860 points
Other Parts Discussed in Thread: CDCE937
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/701635/cdce937-about-cdce937-phase-synchronization

器件型号:CDCE937

CDCE937‘s 七输出相 位同步?是否可以将这些时钟用于 同步计时器件?是否为?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!
    如果输出由不同的后分频器(PDIVx)驱动、则该器件不保证相位同步。
    此致
    Puneet
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!
    感谢你的答复。
    换言之、如果我使用相同的分频器输出6个时钟、那么 CDCD937驱动的每个时钟都具有相同的分频系数、对吧?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    不、这并非总是正确的。 当频率除以因子 D 时、可能存在 D 相位状态。 例如、如果信号除以4、则可能会出现以下状态:

    此外、该器件具有三个独立的 PLL、我不希望所有七个输出都是相位对齐的。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!
    由同一输出分频 器驱动的所有输出将相互同步(相同相位)、但不会相对于由不同后分频器或 PLL 驱动的另一个输出。
    仅需说明一下、相同的分频器意味着物理上相同的分频器。 如果您使用具有相同分频器值的不同后分频器、则相位将不会同步。
    此致
    Puneet

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的回复:

    我发现 Y2到 Y5可以由同一路径驱动、因此、这些时钟 对齐了、对吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Jichao,

    假设您使用 PLL1 + Pdiv2、然后使用 M2、M3、M4和 M5从 Pdiv2输出分配时钟、则是、Y2至 Y5将进行相位对齐。