[参考译文] CDCE72010：输入终端要求

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/703954/cdce72010-input-termination-requirements

我从数据表中不清楚该器件是否可以在 VCXO 和基准输入端口上对 LVPECL 输入进行内部偏置。 LVPECL 驱动器在两条 LVPECL 信号线路上都有150 Ω 电阻接地、并且是交流耦合的、但我不确定我是否需要从外部将 Vb 连接到 CDCE72010侧线路、或者这可以在芯片内部完成。 这在相似的器件数据表(例如 LMK03318)上非常清楚、但在 CDCE72010数据表上不清楚。

谢谢