This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK00301:输出端接匹配和信号不连续性

Guru**** 2507255 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/703440/lmk00301-output-termination-matching-and-signal-discontinuity

器件型号:LMK00301

大家好、

我的客户使用以下输出端接原理图设计和交流电容器之后测得的输出信号。 但 发现信号是不连续的、 您能否帮助提出改进信号质量的建议?   谢谢你。

LVPECL 差分直流耦合输出、VBB=1.1V。  串联电阻= 33 Ω,RPU = 1K Ω、RPD=1.62K Ω

LVPECL 差分直流耦合输出、VBB=1.1V。  串联电阻= 33 Ω,RPU = 1K Ω、RPD=1.62K Ω

2.更改端接,但信号会恶化。

LVPECL 差分直流耦合输出、VBB=1.1V。  串联电阻= 0 Ω,RPU = 82 Ω、RPD=130 Ω,

 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Lilian、

    由于终端网络的原因、这似乎是一个信号完整性问题。 接收器是否具有集成输入终端或偏置? 您能否共享电路板这一部分的布局?

    此致、
    通道