This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK03806:启动时钟

Guru**** 2503675 points
Other Parts Discussed in Thread: LMK03806

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/697601/lmk03806-start-up-clock

器件型号:LMK03806

您好!

我计划使用连接到 LMK03806的 XO (50MHz)。 然后、LMK03806将时钟分配给 FPGA、ADC、DAC 等 因此、我需要一个启动时钟来对 LMK03806进行编程、并将 已编程的时钟用作 FPGA 系统时钟。

 下面我有一些问题。

在数据表"8.3.6默认启动时钟"中、"当 XO 或其他外部基准用作 OSCin 的基准时、除了在标称 VCO 频率/25下运行的 CLKout8之外、OSCout0还将缓冲 OSCin 频率。" "加电时 CLKout8的标称 VCO 频率通常为98MHz。"

Q1:这是否意味着无论 XO 频率是多少、上电时钟都会固定在98MHz/25 =3.92MHz?

2."注意编程期间 CLKout8可能会在 VCO 校准例程期间短暂停止或产生毛刺脉冲。"

Q2:如果我使用来自 CLKout8的3.92MHz 上电时钟来对 LMK03806进行编程、那么该时钟是否在我对其进行编程时可用?  我想、当上电时钟可用时、代码首先写入 LMK03806中的一些影子寄存器、然后是使用影子寄存器代码更新寄存器的选通信号、此时上电时钟将不可用。 但我需要确认。

我想直接使用"OSCout0/1"处的缓冲器时钟来为 FPGA 计时。 但在"8.3.2具有缓冲输出的晶体支持"中、"晶体缓冲输出无法与 VCO 时钟分配输出同步"。

Q3:这是否意味着在使用 OSCout0/1时该 FPGA 时钟不会与其他器件同步、例如 ADC、DAC?

谢谢你。

Yifei

 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Yifei、

    A1、CLKout8默认输出频率约为98MHz、内部 VCO 频率约为98* 25 = 2450 MHz。 无论 XO 频率如何。

    A2、当您对 LMK03806进行编程时、会有一个 VCO 校准过程、在校准过程中、输出将暂时静音(干扰)。 CPLD 或 FPGA 可以容忍这种干扰时钟、但 CPU 可能无法容忍。 校准后、CLKout8将输出您编程的新频率。

    A3、您回答正确。 OSCout0/1不会与其它 CLKouts 同步。

    此致、
    肖恩