[参考译文] LMH1983：HSYNC 脉冲和连续周期

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1185812/lmh1983-hsync-pulse-and-consecutive-cycle

你(们)好

关于以下主题：

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/767500/lmh1983-question-about-lockstepsize-and-loss-of-lock-threshold/2846224?tisearch=e2e-sitesearch&keymatch=LMH1983%2520lockstepsize#2846224

我看到 Alan 提到、对于无锁定的连续3个周期、无锁定状态将被置为有效、但数据表在 "锁定阈值丢失"寄存器的说明中显示、在消隐期间、最多可能会有5 个丢失的 HSYNC 脉冲、 该值通常设置为大于6。

我的理解是：

HSYNC 脉冲：基准 XO 边沿

连续周期：PLL 输出周期

 由于 HSYNC 脉冲的锁定阈值丢失寄存   器已设置、因此尽管检测窗口可能会受到影响、更改它不会直接影响该连续周期。

您能否确认我对这方面的理解是否正确？

此致