• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 482 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCLVP111-SP：输出阻抗

admin
Guru**** 2782445 points

Other Parts Discussed in Thread: CDCLVP111

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1190182/cdclvp111-sp-output-impedance

器件型号：CDCLVP111-SP
主题中讨论的其他器件：CDCLVP111

嘿、CDCLVP111器件上的输出阻抗是多少？  

此外、是否有方法仿真该器件？ 我希望 PCIe 参考时钟使用一些输出、并希望从 LVPECL 转换到 HCSL、但我希望确保 Vpp 电平在700mV 范围内。

谢谢、

不需要

  • 0
    TI__Guru**** 2782445 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好、Nate、

    我将为您检查此值、并为您提供更详尽的答案。 我将在1/27之前就此向您回复。

    此致、

    胡安

  • 0
    TI__Guru**** 2782445 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好、Nate、

    CDCLVP111等 LVPECL 的输出阻抗通常为50欧姆。

    至于差分输出电压摆幅、请参阅数据表第6.8节中的图4。

     

    此致、

    胡安

  • 0
    TI__Guru**** 2782445 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢 Juan、

     我要将其标记为“已解决”，但我认为该图与 产品页面(Rev F)上的数据表不同 。  您的看起来比产品页面上的看起来更完整。  

    再次感谢

    不需要