• 状态 Resolved
  • 已锁定 已锁定
  • 回复 6 回复
  • 订户 0 订户
  • 视图 772 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04828：SYSREF 脉冲发生器问题

admin
Guru**** 2538950 points
Other Parts Discussed in Thread: LMK04828

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1188919/lmk04828-sysref-pulser-issue

器件型号：LMK04828

您好  / e2e.ti.com/.../4798065 

我们有一个基于 LMK04828的电路板、我们正在尝试在 SYSREF 分配路径上实现 SYSREF 脉冲发生器、  

案例1：

  • CLKIN0- 5MHz 外部信号、OSCIN 上的100MHz VCXO、SYSREF_MUX 设置为 SYSREF_Pulser (CLKIN0)  

我们观察到以下 SYSREF 分布路径上的奇怪输出是 SYSREF 和配置文件捕获波形的附加图像：

 

  • 多个 SYSREF、是非周期性输出
  • SYSREF_Pulser 计数为2、我们已尝试检查 SYSREF_PD 集、但仍观察到相同的情况。  
  • 当 SYSREF_MUX 设置为 SYSREF 连续但不在脉冲发生器模式时、我们会观察到适当的 SYSREF
  • 我们不使用同步路径。  

。

LMK 配置文件： e2e.ti.com/.../secondary_5F00_lmk.txt

请告诉我们、我们在这里遗漏的任何内容。

CASE2：我们在 CLKIN0处观察到同样的情况、即 CLKIN0保持断开状态、SYSREF_MUX 设置为 SYSREF_Pulser。

  • 0
    TI__Guru**** 2538950 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    SYSREF 脉冲发生器可由外部 SYNC 引脚运行、也可由 SPI 控制(SYNC_MODE)、"SYSREF_MUX"需要为"SYSREF_脉 冲发生器"模式

    此外、SYSREF_PLSR_PD 位应为低电平。

    在电流配置中、CLKin0输入使用 SYSREF 频率重新计时、并持续锁存 SYSREF 输出。

    请找到以下配置文件、该文件针对具有 SPI 控制功能的脉冲发生器模式中的 SYSREF 进行了更新。 对于 SYSREF 脉冲输出、写入 R318寄存器、它将生成脉冲输出。

    e2e.ti.com/.../LMK04828_5F00_SYSREF_5F00_Pulser_5F00_e2e.tcs

     谢谢！

    此致、

    Ajeet Pal

  • 0
    TI__Guru**** 2538950 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Ajeet、
    感谢您的回答
    很抱歉、我向您提供的问题不正确。

    我们希望在时钟恢复模式下使用 LMK04828、SYSREF 到 clkin0来自外部。
    我们需要重新计时并通过 SYSREF 分配多路复用器发送传入的 SYSREF。


    根据我们的应用、我们希望通过 clKIN0以脉冲和连续信号的形式发送 SYSREF。
    问题是：

    当我们将 LMK 配置为时钟恢复模式并且不向 CLKIn0馈送任何外部输入时、我们可以看到图像中显示的脉冲波形。

    我们不应该得到任何东西、因为我们不会向 clKin0提供任何东西。

  • 0
    TI__Guru**** 2538950 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    似乎、双 PLL 模式下的两个 PLL 都以0延迟模式锁定、并会出现一些 SYSREF 问题。

    在这里、我附加了最新的配置文件。 请根据要求更新输出、并查看时钟重新计时的 SYSREF 性能。

    e2e.ti.com/.../LMK04828_5F00_Reclocked_5F00_SYSREF_5F00_e2e.tcs

    谢谢！

    此致、

    Ajeet Pal  

  • 0
    TI__Guru**** 2538950 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、我们

    感谢您的配置文件
    我们已经尝试绕过 VCXO 并从外部 LMK 馈送 clkin1
     在本例中、我们使用外部 LMK 提供的 SYSREF (脉冲或连续)。


    在每个 SDClkouts 输出中、我们都看到了与图像中所示相同的东西。

    脉冲 sysref 用于休眠多个 DAC 的 NCO、这给我们带来了问题。
    请您帮助我们解决问题。

  • 0
    TI__Guru**** 2538950 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    这种设置需要满足精确的设置和保持时间。 该配置中使用的 CLKin1频率是多少？ 如果它太高、则需要对 CLKin0输入延迟进行足够的调整、以满足设置和保持时序要求。

    否则、在次级 LMK 中生成 SYSREF 并使 CLKin0与 SYSREF 频率保持时钟恢复、它将具有足够的裕量、并且应改善脉冲时钟恢复 SYSREF 输出。

    谢谢！

    此致、

    Ajeet Pal  

  • 0
    TI__Guru**** 2538950 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我们注意到、对于正弦波输入、CLKIN0输入类型设置为双极；将其更改为 MOS 可解决问题。